(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-271738

(43)公開日 平成7年(1995)10月20日

(51) Int.Cl.6 識別記号 庁内整理番号 FΙ 技術表示簡所 G06F 15/16 430 C

9/46 350 7737-5B

> 審査請求 有 請求項の数20 OL (全 30 頁)

(21)出願番号 特願平7-41126 (71)出願人 000004237

日本電気株式会社 (22)出顧日 東京都港区芝五丁目7番1号 平成7年(1995)2月28日

(72)発明者 スレッシュ ジャガナサン (31)優先権主張番号 08/221026 アメリカ合衆国,95134 カリフォルニア,

(32)優先日 1994年3月31日 サン ジョーズ, リオ ロブルス 110 エヌ イー シー アメリカ, インコーポ (33)優先権主張国 米国 (US)

レイテッド内

(72)発明者 ジェームス エフ、フィルビン

アメリカ合衆国、95134 カリフォルニア、 サン ジョーズ, リオ ロブルス 110 エヌ イー シー アメリカ, インコーポ

レイテッド内


(74)代理人 弁理士 後藤 洋介 (外2名)

(54) 【発明の名称】 ソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式

(57)【要約】

【目的】 いくつかの抽象体の層を備えた、高度並列コ ンピュータ・システムを制御するソフトウエア・アーキ テクチャを用いた制御方式の提供。

【構成】 抽象物理的マシン10(第1層)は抽象物理 的プロセッサの組を含んでおり、マイクロカーネルと考 えることができる。第2層は仮想マシン2と仮想プロセ ッサ16とを含んでいる。仮想マシンは仮想アドレス空 間と、仮想トポロジーで接続された仮想プロセッサの組 とを備えている。仮想マシンは抽象物理的マシンにマッ ビングされ、各仮想プロセッサは抽象物理的プロセッサ にマッピングされている。第3層は、スレッド18を定 義している。スレッドは、仮想プロセッサ上でランする ライトウエイトのプロセスである。望ましくは、抽象物 理的マシン、抽象物理的プロセッサ、仮想マシン、仮想 プロセッサ、スレッド・グループ、ならびにスレッドは すべてファーアストクラスのオブジェクトである。



【特許請求の範囲】

【請求項1】 高度並列コンピュータ・システムを制御するためのソフトウエア・アーキテクチャを用いた高度並列コンビュータ・システムの制御方式において、

一つのマイクロカーネルを形成する複数の抽象物理的プロセッサを備えた複数の抽象物理的マシンと;前記複数の抽象物理的ブロセッサに付随し、複数の仮想ブロセッサを備えた複数の仮想マシンと;前記複数の仮想プロセッサ上でランする複数のスレッドを備えた複数のスレッド・グループとを備え、

前記複数の仮想ブロセッサおよび前記複数のスレッドはファーストクラスのオブジェクトであることを特徴とするソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項2】 前記複数の仮想プロセッサは仮想トポロジーにおいて接続されていることを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項3】 前記マイクロカーネルのポリシーを管理するマイクロカーネル・ポリシー・マネージャはユーザがカスタマイズできることを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンビュータ・システムの制御方式。

【請求項4】 前記複数の仮想プロセッサは、前記複数のスレッドのポリシーを管理する複数のスレッド・ポリシー・マネージャのうち、ユーザが、どのスレッド・ポリシー・マネージャをカスタマイズできるかを含むことを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項5】 前記複数のスレッド、前記複数の仮想プロセッサ、ならびに前記複数の抽象物理的プロセッサは、機能的に連携し、仮想トポロジーを構築することを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項6】 前記仮想トポロジーはユーザがカスタマイズできることを特徴とする請求項5記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項7】 前記複数のスレッドは、それらのそれぞれの実行コンテクストから分離でき、実行コンテクストの遅延された割り当てを許すことを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項8】 複数の多様な形態のポートをさらに備えたことを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項9】 前記複数の多様な形態のポートはそれぞ

れファーストクラスのオブジェクトであることを特徴と する請求項8記載のソフトウエア・アーキテクチャを用 いた高度並列コンピュータ・システムの制御方式。

【請求項10】 前記複数のスレッドは、一般データと複合データとを含むメッセージを送ることを特徴とする請求項8記載のソフトウエア・アーキテクチャを用いた高度並列コンビュータ・システムの制御方式。

【請求項11】 前記複数のスレッドは、それらのそれぞれのローカル・スタックおよびヒープを、他の複数のスレッドとは独立に、ガーベッジ・コレクトすることを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項12】 前記複数のスレッド・グループはそれらのそれぞれの共有ヒープを、無関係の複数のスレッド・グループとは独立に、集めることを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項13】 前記複数の仮想ブロセッサは前記複数の抽象物理的ブロセッサ上に多重化されていることを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項14】 前記複数の仮想ブロセッサ、前記複数の仮想マシン、ならびに前記複数のスレッドは、持続性メモリ内に存在することを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項15】 前記複数の抽象物理的プロセッサはファーストクラスのオブジェクトであることを特徴とする請求項1記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項16】 前記複数の仮想マシンはファーストクラスのオブジェクトであることを特徴とする請求項15記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項17】 前記複数の抽象物理的マシンおよび前記複数のスレッド・グループはファーストクラスのオブジェクトであることを特徴とする請求項16記載のソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式。

【請求項18】 各々が仮想プロセッサ・コントローラ と仮想プロセッサ・ポリシー・マネージャとを有し、物理的トポロジーにおいて接続された複数の抽象物理的プロセッサと;各々が、仮想アドレス空間と複数の仮想プロセッサとを有する複数の仮想マシンと;を備えたコンピュータ・システムであって、

前記複数の仮想マシンの各々の前記複数の仮想プロセッサは、前記仮想ブロセッサ・コントローラ及び前記仮想プロセッサ・ポリシー・マネージャに応答して実行し、かつ、スレッド・コントローラとスレッド・ポリシー・

[0005]

マネージャとを有し、前記複数の仮想プロセッサは仮想トポロジーにおいて接続され、各仮想プロセッサはそれぞれの抽象物理的プロセッサにマッピングされており、前記コンビュータ・システムは、前記スレッド・コントローラと前記スレッド・ポリシー・マネージャとに応答する前記複数の仮想プロセッサ上でランする複数のスレッドを、更に、備えていることを特徴とするコンピュータ・システム。

【請求項19】 前記複数の仮想プロセッサは前記複数の抽象物理的プロセッサ上で多重化されていることを特徴とする請求項18記載のコンピュータ・システム。

【請求項20】 更に、持続性メモリを備え、この持続性メモリには、前記複数のスレッド、前記複数の仮想プロセッサ、ならびに前記複数の仮想マシンを含むオブジェクトが存在することを特徴とする請求項18記載のコンビュータ・システム。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、高度に並列化したコンピュータ・システムを制御するためのコンピュータ・ソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式に関し、特に、現代のプログラミング言語に対して、非常に効率的なサブストレートとして役立つよう設計したコンピュータ・ソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式に関するものである。

【0002】このコンピュータ・ソフトウエア・アーキテクチャを用いた制御方式は、制御の問題をポリシーの問題から分離したオペレーティング・システムにもとづいている。この分離はシステムの2つの異なる抽象体レベルで行っている。すなわち抽象物理的ブロセッサとにおいてである。これら抽象体のそれぞれは2つの構成要素に分れている。1つは、抽象体の制御部分を実現する"コントローラ"であり、もう1つはコントローラに対してポリシーを決定する"ポリシー・マネージャ"である。制御をポリシーから分離することによって、機能的に同一のシステムに対する異なる振舞の定義を、抽象体のポリシー・マネージャ部分を変更するのみで行うことが可能となる。

【0003】 具体的には、このソフトウエア・アーキテクチャを用いた制御方式は、制御のライトウエイト・スレッドと仮想プロセッサとをファーストクラスのオブジェクトとしてサポートする。並行(コンカレンシー)マネジメントは、ファーストクラスのプロシージャおよびファーストクラスのコンティニュエーションによって実現する。それによって、ユーザが基本的なランタイム・システムに関する知識を持っていなくても、アプリケーションのランタイムの振舞を最適化することが可能となる。

【0004】さらに具体的には、本発明は、非同期並行

構造の構築と、基本的制御メカニズムとしてコンティニュエーションを用いてスレッド・コントローラの実現と、大規模並行計算の組織化と、並列計算のための強固なプログラミング環境との設計に関するものである。

【従来の技術】並列計算に対する興味が高まり、その結果、並行性を表現するために高レベルのプログラムとデータの構造を明確に定義する並列プログラミング言語が多数、生み出された。非数値的アプリケーション領域をターゲットにする並列言語は典型的に、動的なライトウエイト・プロセスの生成、高レベル同期基本命令、分散データ構造、ならびにスペキュラティブな並行性を実現する並行構造をサポートする(効率は異なっている)。これらの並列言語は事実上すべて、2つの部分言語から成ると考えられる。2つの部分言語とは、すなわち、プロセスの集まりのアクティビティを管理し同期化する調整言語と、与えられたプロセスに限定されるデータ・オブジェクトを扱う計算言語とである。

【0006】伝統的に、オペレーティング・システムにはいくつかのクラスがある。例えば、リアルタイム、インタラクティブ(会話型)、バッチなどである。これら3つのクラスのオペレーティング・システムはユーザに対して異なるインターフェースを提供するので、プログラムをあるクラスのオペレーティング・システムに移動するのは困難であった。さらに、各クラスのオペレーティング・システムが決定するスケジューリングは異なっているので、1つのオペレーティング・システムのためのプログラム(例えばリアルタイム・アプリケーション)を他のオペレーティング・システム(例えば会話型リケーションがターゲット・システム上で正確かつ効率的にランすることに関して自信を持つことは困難である。

【0007】そして、これらのクラスのシステムではそれぞれ異なるスケジューリング方式を用いているので状況はさらに複雑である。例えば、ある種のリアルタイム・システムでは、複数のプロセスに対してスケジューリングの順序は固定しているのに対して、別のシステムでは優先規律を用いたり、ランニング・クオンタムを用い、さらに他のシステムでは、それらを組み合せている。会話型オペレーティング・システムあるいはバッチ・オペレーティング・システムはスケジューリングに関してかなりの数の選択肢を有している。

【0008】制御をポリシーから分離することによって、種々のクラスのオペレーティング・システムに対して容易にカスタマイズできるオペレーティング・システムを構築できる。本発明では、ポリシー・マネージャを実現するモジュールは典型的にはシステムのサイズに比べて非常に小さい。一般にコードのライン数は100未

満である。従って、ポリシーの振舞が異なるシステムを 新たに構築する場合、通常はコードの小部分を書くのみ でよい。また、ポリシー・マネージャは良く定義された インターフェースを提供するので、ポリシーの振舞を変 更した場合、システム全体を試験する必要はなく、新し いポリシー・マネージャだけを試験すればよい。

【0009】Hydra(参考文献:"HYDRA/ C. mmpi: An Experimental Co mputer System", William W ulf, Roy Lexia, 及びSamuel Ha rbison著,McGraw-Hill, 1991) は、制御とポリシーとの分離を意図して設計された最初 のオペレーティング・システムである。しかし、Hyd raはポリシーのカスタマイズをカーネルのレベルでし か認めていない。本発明ではさらに進めて、ポリシーの 決定を、それらが特定のブログラムに関連するものであ る場合、カスタマイズできるようにする。従って、エデ ィタやウインドウ・マネージャなどの会話型プログラム は、流体力学のシミュレーションや有限要素法の計算な ど、計算を主体とするプログラムとは非常に異なったポ リシーを持つことができる。また、Hydraにおける 制御とポリシーとの分離はコストのかかるものとなって いる。それは、カーネルとポリシー・マネージャとの間 に複数のコンテクスト・スイッチを必要とするからであ る。本発明では、ポリシー・マネージャは一般に適当な アドレス空間に直接リンクしており、コンテクストの切 り換えは不要である。従って本発明のポリシー・マネー ジャは少なくとも従来のオペレーティング・システムに おけるポリシー・マネジメント(カスタマイズできな い) と同程度に効率的であり、そして通常は従来以上に 効率が良い。

【0010】高レベルの並列言語を実現する1つの方法 は、専用の(ユーザ・レベル)仮想マシンを構築するこ とである。仮想マシンは基本的に、調整部分言語に見ら れる高レベルの並行プリミティブを実現するサブストレ ートとして機能する。調整言語Lが並行プリミティブP をサポートする場合、Lの仮想マシン(Lp)の役割 は、Pの実現に関連したことをすべて扱うことである。 そのためにはマシンが、プロセスのスケジューリング、 記憶、管理、同期化、その他を管理することがしばしば 必要となる。しかし、LPはPを効率良く実現するよう にのみ調整されているので、非常に異なった並行プリミ ティブを実現することは多くの場合適当でない。従っ て、並行プリミティブP'によってLの方言を構築する ためには通常、仮想マシンを新たに構築するか、あるい はPを用いてP'の意味規制を表現する必要がある。こ れら2つのアプローチには明らかに欠点がある。すなわ ち、第1のアプローチでは複雑な仮想マシンを新たに構 築するため、コスト高である。一方、第2のアプローチ は、Pの意味規制が高レベルであり、またLp の機能が 限定されているので、不十分である。

【0011】言語の実現において、並行性を実現するた めに専用の仮想マシンを構築する代りに、低レベルのオ ペレーティング・システムの機能を用いることができ る。プロセスの生成およびスケジューリングは、OSが 管理する、制御のスレッド(ヘビーウエイトあるいはラ イトウエイト) によって実現する。そして同期化は、低 レベルの、OSが管理する構造体を用いて扱う。このよ うにして実現したものは一般に、専用の実行時システム の周辺に構築したシステムより、ポータブルであり、ま た拡張性が高い。ただし、カーネル(低レベル)はすべ て、アブリケーションとオペレーティング・システムと の間の保護境界を横断する必要があるので、効率は犠牲 になる。さらに、汎用のOS機能は通常、対象の並行オ ペレータの意味規制に対して不感であるため、それらは コンパイル時間あるいは実行時間の点で最適化をほとん ど、あるいはまったく行わない。

[0012]

【発明が解決しようとする課題】高度並列マルチプロセッサ/マルチコンピュータ・システムを制御するための、現代のプログラミング言語に対する非常に効率の良いサブストレートとして役立つコンピュータのオペレーティング・システム・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。 更に、本発明によれば、カスタマイズ可能な仮想マシンにもとづく非同期の計算のためのソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0013】また、本発明によれば、仮想プロセッサ上でファーストクラスのオブジェクトとしてライトウエイト・スレッドをサポートするソフトウエア・アーキテクチャを用いた高度並列コンビュータ・システムの制御方式が得られる。

【0014】更に、本発明によれば、カスタマイズ可能なポリシー・マネージャを、特にユーザ・レベルに含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0015】また、本発明によれば、カスタマイズ可能な仮想トポロジーを含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0016】また、本発明によれば、スレッド吸収、遅延TCB割り当て、ならびに記憶装置共有の場所としてのスレッド・グループを含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0017】更に、本発明によれば、多様な形態のポートを含むソフトウエア・アーキテクチャを用いた高度並列コンビュータ・システムの制御方式が得られる。

【0018】また、本発明によれば、上述のようなソフ

トウエア・アーキテクチャを用いて制御されるコンピュータ・システムが得られる。

[0019]

【課題を解決するための手段】本発明によれば、高度並列コンピュータ・システムを制御するためのソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式において、一つのマイクロカーネルを形成する複数の抽象物理的プロセッサを備えた複数の抽象物理的マシンと;前記複数の仮想プロセッサを備えた複数の仮想プロセッサ上でランする複数のスレッドを備えた複数のなり、前記複数の仮想プロセッサよび前記複数のスレッドはファーストクラスのオブジェクトであることを特徴とするソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0020】更に本発明によれば、各々が仮想プロセッ サ・コントローラと仮想プロセッサ・ポリシー・マネー ジャとを有し、物理的トポロジーにおいて接続された複 数の抽象物理的プロセッサと;各々が、仮想アドレス空 間と複数の仮想プロセッサとを有する複数の仮想マシン と;を備えたコンピュータ・システムであって、前記複 数の仮想マシンの各々の前記複数の仮想プロセッサは、 前記仮想プロセッサ・コントローラ及び前記仮想プロセ ッサ・ポリシー・マネージャに応答して実行し、かつ、 スレッド・コントローラとスレッド・ポリシー・マネー ジャとを有し、前記複数の仮想プロセッサは仮想トポロ ジーにおいて接続され、各仮想プロセッサはそれぞれの 抽象物理的プロセッサにマッピングされており、前記コ ンピュータ・システムは、前記スレッド・コントローラ と前記スレッド・ポリシー・マネージャとに応答する前 記複数の仮想プロセッサ上でランする複数のスレッド を、更に、備えていることを特徴とするコンビュータ・ システムが得られる。

【0021】本発明は、高レベル・プログラミング言語 のコンテクストにおいて広い範囲の並行構造体を表現す ることを可能とする調整サブストレートの実現に関する ものである。本発明は汎用調整モデルを定義し、そのモ デル上で、多数の特殊調整言語を効率良く実現できるよ うにする。本発明の実施においては、ソフトウエアのス キーム (Scheme) (参考文献: "The Rev ised Report on the Algori thmic Language Scheme" AC M Sigplan Notices, 21 (12), 1986, Jonathan Rees and W iliam Clinger)を計算の基礎として用い た。スキームはより高次の、辞書的に見たときの、Li s pの方言である。スキームは望ましい言語ではある が、当業者にとって明らかなように、上記調整サブスト レートの設計は、いかなる現代の(高レベルの)ブログ ラミング言語にも取り入れることができよう。

【0022】本発明のオペレーティング・システムは基本的に、共有メモリあるいは分離メモリを用いた、MIMD(マルチ・インストラクションーマルチ・データ)並列コンピュータ上でランするように設計され、またワークステーションのネットワークから成る分散マシン上でランするように設計されている。本発明のソフトウエア・アーキテクチャでは、分離メモリあるいは分散メモリを用いたマシン上で実行する場合には、共有仮想メモリ・モデルを用いる。その実現においては、異なる、並列のパラダイムに対応する多数の異なるアルゴリズムを用いた。上記並列には結果並列、マスター/スレーブを別、ならびに論理的並列が含まれる。いくつかの異なる並列プログラミング・モデルを、フューチャー・ファーストクラスのタブル(組)空間、ならびにエンジンを備えたオペレーティング・システム上で実現した。

【0023】本発明の望ましい実施例のフィーチャーで ある、オペレーティング・システム(OS)を構成する スキームの方言(スティング(Sting)と呼ぶ) は、非同期、ライトウエイトの並行性を表現するための 調整言語(専用仮想マシンによって実現)を含み、それ は2つのアプローチの最良点を組み合せている。他の並 列スキームのシステムおよび同種の高レベル言語の並列 方言と異なり、スティングにおける基本的な並行オブジ ェクト(スレッド、仮想プロセッサ、ならびに物理的プ ロセッサ)は、ストリームライン化したデータ構造であ り、複雑な同期化を必要としない。並行性の管理をOS によるサービスに依存する並列システムと違い、スティ ングはスキームのオブジェクトおよびプロシージャによ ってすべての並行管理の問題を実現し、その結果、ユー ザは、背後のOSのサービスに関する知識を持つことな く、アプリケーションのランタイムの振舞を最適化する ことが可能となる。スティングは、さまざまな形態の非 同期の並列性を生成し、管理するための基本的な特徴 を、概念的に単一化したフレームワークで、かつ非常に 一般的なフレームワークによってサポートする。結果と して、高レベル言語の種々の並列方言をその上に構築で きる効率的なサブストレートを構築できることが分っ た。スティングは単に、スタンドアロンの、短寿命のプ ログラムを実現する媒介手段とすることを意図したもの ではなく、並列計算のための豊かなプログラミング環境 を構築するためのフレームワークを提供することを期待 したものである。従って、このシステムは、スレッド・ プリエンプション、スレッドごとの非同期のガーベッジ ・コレクション、スレッド境界を越えた例外の扱い、な らびにアプリケーションに依存するスケジューリング・ ポリシーをサポートする。さらに、このシステムは、持 続性の長寿命なオブジェクト、マルチ・アドレス空間、 その他、最新のブログラミング環境に共通する特徴を扱 うために、必要な機能を有している。

【0024】スティングでは、仮想プロセッサは抽象物理的プロセッサ上で多重化され、スレッドは仮想プロセッサ上で多重化される。この多重化に関連するポリシーの決定はすべて、ポリシー・マネージャによって行われる。物理的プロセッサ上の仮想プロセッサの多重化に関連する決定は、仮想プロセッサ・ポリシー・マネージャ(VPPM)によって行う、仮想プロセッサ上のスレッドの多重化に関する決定はスレッド・ポリシー・マネージャ(TPM)によって行われる。

【0025】ポリシー・マネージャは3つのタイプの決定を行う。すなわち、オブジェクトが生成あるいは再開されたとき、プロセッサ(物理的あるいは仮想)に新しいオブジェクト(VPあるいはスレッド)をいかにマッピングするか、特定のプロセッサにマッピングされた複数のオブジェクトをランさせる順序、ならびにオブジェクトをあるプロセッサから他のプロセッサに、いつ再マッピングあるいは移動するかの3つである。

【0026】スティングは、スキーム、スモールトーク(Small Talk)、ML、モジューラ3(Modula3)、あるいはハスケル(Haskell)などの現代のプログラミング言語をサポートするように設計されたオペレーティング・システムである。スティングは、低レベルの直交構築体の基礎を与え、それによって言語の設計者あるいは使用者が、上記言語が必要とする種々の構築体を簡単かつ効率的に構築することを可能とする。

【0027】現代のプログラミング言語は、従来のコボル、フォートラン、C、あるいはパスカルなどのプログラミング言語に比べ、より多くを要求する。スティングは現代のプログラミング言語をサポートするように設計されてはいるが、従来のプログラミング言語も同様に効率良くサポートする。現代のプログラミング言語が従来の言語と異なる点を以下にリストアップする。

【0028】・並列性:汎用のマルチ・プロセッサはますます利用し易くなってきており、その結果、並行プログラミングのための効率的で、かつ表現力に優れたプラットフォームの構築に対して興味が高まっている。高レベルのプログラミング言語に並行性を組み入れるための努力は大部分が、特殊目的の基本命令を言語に付加するという点に払われている。

【0029】・マルチ同期化モデル:並列ブログラミングあるいは非同期ブログラミングにおいて、多くの同期化プロトコルが用いられている。現代のオペレーティング環境は、できる限りさまざまなプロトコルをサポートする基本命令を提供するものでなければならない。

【0030】・レイジー(遅延)評価およびイーガー評価:現代の多くの言語はレイジー評価あるいはイーガー評価のいずれか、または両方をサポートしている。オペレーティング・システムにとって、レイジーからイーガーまでの完全な評価ストラテジーを用意することは重要

である。

【0031】・自動記憶管理:これは現代の多数の言語の基本的な特徴となっている。それは、自動記憶管理によってプログラムを一層、表現力に優れたものにでき、同時にプログラムのエラーを低減し、かつブログラムの複雑さを緩和できるからである。

【0032】・トポロジー・マッビング:多くのプログラミング言語ではまだサポートされていないが、プログラムにおける通信オーバーヘッドを低減するように、処理のプロセッサへのマッピングを制御する能力は、マルチ・プロセッサ・コンピュータ・システムのサイズが大きくなり続け、かつトポロジーがより複雑になる以上、より重要なものとなろう。

【0033】スティングはこれら種々の要素を効率良くサポートする。スティングは、現在利用できるものより一層、一般的でかつより効率的なアーキテクチャ・フレームワークにおいてこれを行う。スティングはまた、高い表現力および制御能力と、非並列レベルのカスタマイズ能を、プログラムに提供する。

【0034】スティングは、その設計における4つの特徴によって、他の並列言語から最もよく区別できる。

【0035】1. 並行抽象体:並行性はスティングでは 制御のライトウエイト・スレッドによって表現される。 スレッドは非厳密な、ファーストクラスのデータ構造で ある。

【0036】2. プロセッサ抽象体およびポリシー抽象体:スレッドは、スケジューリングおよび負荷平衡・プロトコルの抽象体を表す仮想プロセッサ(VP)上で実行する。仮想プロセッサの数は、実際に利用できる物理的プロセッサの数より多くてもかまわない。スレッドのように、仮想プロセッサはファーストクラスのオブジェクトである。1つのVPは1つのスレッド・ポリシー・マネージャを備え、このポリシー・マネージャはそれが実行するスレッドのためのスケジューリングと移行方式を決定する。異なるVPは、実際には、性態の低下無しに、異なるポリシー・マネージャを備えることができる。仮想プロセッサは、実際の物理的計算装置である物理的プロセッサ上で実行する。

【0037】仮想プロセッサの集まりとアドレス空間とは組合わさって、1つの仮想マシンを形成する。複数の仮想マシンが単一の物理的マシン上で実行できる。物理的マシンは1組の物理的プロセッサから成る。仮想マシンおよび物理的マシンもまた指示可能な、スキームのオブジェクトであり、このオブジェクトとして操作可能である。

【0038】3、記憶モデル:1つのスレッドはデータを、そのスレッドが排他的に管理するスタックおよびヒープに割り当てる。従って、複数のスレッドは、互いに独立にそれらのブライベート・ステートのガーベッジ・コレクションを行う。あるスレッドがプライベートのガ

ーベッジ・コレクションを始動する場合、グローバルな同期化は不要である。データはスレッドを横断して参照できる。スレッド境界を越えてオブジェクトのガーベッジ・コレクションを行うとき、領域間の参照情報が用いられる。記憶は世代スキャベンジング・コレクタによって管理される。1つのスレッドによって割り当てられた長寿命データあるいは持続データは、同じ仮想マシンにおける他のスレッドもアクセスできる。

【0039】本発明の設計は記憶のローカリティということに配慮している。例えば、スレッドをランさせるための記憶装置はVPにキャッシュされ、そして1つのスレッドが終了したとき、すぐに再利用できるようリサイクルされる。さらに、複数のスレッドは、データの依存性が保証されるときは常に、同じ実行コンテクストを共有することができる。

【0040】4. プログラム・モデル:スティングは、スレッド間で横断的に扱われるべき例外を許容し、ノン・ブロッキング I/Oをサポートし、仮想プロセッサのスケジューリングのカスタマイズを、仮想プロセッサ上のスレッドのスケジューリングがカスタマイズ可能であるのと同様に、可能とし、そしてマルチ・アドレス空間および共有持続オブジェクトを実現する内部構造を与える。スティングはまた、ファーストクラスの多様な形態のポートを用いたメッセージの効率の良い受け渡しをサポートする。ポートは、分離メモリ・ブラットフォーム上の共有メモリの実現において、オーバーヘッドを緩和するのに役立つ。

【0041】本発明の高度並列コンピュータ・システムを制御するソフトウエア・アーキテクチャでは、オペレーティング・システム(スティング)、基本言語、ならびにコンパイラを1つの抽象的マシンに統合する。スタート点はスキームなどの高レベルプログラミング言語である。このプログラミング言語は、スレッド、仮想プロセッサ、ならびにポリシー・マネージャを含む効率的な抽象体によって拡大されている。この優れたオペレーティング・システムは、データのローカリティにプレミアムを付けるという現在のアーキテクチャのトレンドを有効に利用したメカニズムを含んでいる。

【0042】その結果、並列計算のための効率の良い調整構造体を構築するメカニズムが得られた。ライトウエイトのスレッドを用いることにより、進歩的なブログラミング環境の基礎が得られる。データのローカリティをサポートすることによって、効率的な非同期システムが得られる。

【0043】このシステムの性能にとって中心的なことは仮想トポロジーの概念である。仮想トポロジーは、仮想プロセッサの集まりにおける関係を定める。ツリー、グラフ、ハイパーキューブ、ならびにメッシュとして構成されたプロセッサ・トポロジーはよく知られたその例である。仮想プロセッサは、スレッドが実行するスケジ

ューリング、マイグレーション、ならびに負荷平衡のポリシーを定義する抽象体である。この仮想トポロジーは、複雑なスレッドとプロセッサのマッピング(物理的相互接続の低レベルの詳細を抽象する)を定める、単純で表現力に優れた高レベルのフレームワークを与えるよう意図されている。

【0044】計算によって生成されたスレッドは、仮想トポロジー内のプロセッサに対して、そのトポロジーに関連したマッピング機能によってマッピングされる。ユーザはこれらのマッピング機能を定義することができる。仮想トポロジーを用いて特定のマルチプロセッサ・プラットフォーム上でシステムが実現されている場合、仮想トポロジー内の仮想プロセッサをプラットフォーム内の物理的プロセッサにマッピングするブロシージャを定義することが可能である。

【0045】コードそれ自身は、それが物理的プロセッサあるいは物理的プロセッサの相互接続に対する参照を含んでいない限り、マシンとは独立している。スレッド・マッピングとローカリティに関するすべてのことは、プログラムが用いる、仮想トポロジーの仕様と、プログラム実行時のトポロジー内のノードの通過の仕方において抽象される。

【0046】仮想トポロジーとプロセッサ・マッピング の利益は、効率性だけでなく、移植性という点にもあ り、それによって並列アルゴリズムの実現を個別の物理 的トポロジーごとに特殊化する必要がなくなる。スレッ ドをプロセッサに関連づけるマッピング・アルゴリズム は、仮想トポロジーの一部として細かく指定されるの で、プログラマは、スレッドがどのように仮想プロセッ サに対してマッピングされるべきかを正確に管理でき る。ある計算において通信が必要となることが分かって いる場合、これらのスレッドを特定の仮想プロセッサに 明確に割り当てられるという能力によって、暗黙的なマ ッピング・ストラテジーの場合より優れた負荷平衡を行 える。並列アルゴリズムによって定義される制御とデー タフローのグラフの構造は、種々の形で用いることがで きる。スレッドの集まりが共通のデータを共有している 場合には、これらのスレッドが実行する仮想プロセッサ を同一の物理的プロセッサにマッピングするトポロジー を構築することが可能である。仮想プロセッサは物理的 プロセッサ上で、スレッドが仮想プロセッサ上で多重化 されるのと同じようにして多重化される。あるスレッド の集まりが重要な相互の通信を必要とする場合には、そ れらのスレッドを、仮想トポロジーにおいて互いに接近 したプロセッサにマッピングするトポロジーを構築する ことができる。スレッドT1が、他のスレッドT2が発 生する値に対してデータ依存性を有している場合、T1 とT₂とは同一の仮想プロセッサにマッピングすること が合理的である。プロセッサがほとんどビジー状態とな るグラニュラリティの細かいプログラムでは、同一また は近いプロセッサ上のデータ依存スレッドに対してスケジューリングを行える能力によって、スレッドのグラニュラリティを改善する機会が与えられる。最後に、適応ツリー・アルゴリズムなど、ある種のアルゴリズムは計算の進行につれて展開するというプロセス構造を有している。これらのアルゴリズムは、仮想プロセッサの動的生成が可能なトポロジー上において最も良く実行される。

【0047】このソフトウエア・アーキテクチャの他の優れた面として、効率的な汎用のマルチ・スレッドのオペレーティング・システムおよびプログラム環境の実現における、コンティニュエーションおよびファーストクラスのプロシージャの役割がある。コンティニュエーションは、状態遷移の操作、例外の扱い、ならびに重要な記憶の最適化を実現するために用いられる。コンティニュエーションは、プログラム・ポイントの抽象体である。コンティニュエーションは、1つの引数を有するプロシージャによって表され、このプロシージャは、引数が示すプログラム・ポイントから実行すべき残りの計算を定義している。

【0048】スティングの仮想アドレス空間は1組の領域によって構成されている。領域は、一時的にあるいは空間的に強いローカリティを示すデータを組織化するために用いられる。スティングはさまざまな領域をサポートする。すなわち、スレッド制御ブロック、スタック、スレッド・プライベート・ヒープ、スレッド共有ヒープなどである。データは、それらの意図された仕様および寿命にもとづいて領域に割り当てられ、従って異なる領域は、それらに関連した異なるガーベッジ・コレクタを備えることになる。

【0049】例外と割り込みは常に、スレッド・レベルのコンテクスト・スイッチの場合のように、あるスレッドの実行コンテクストにおいて扱われる。例外ハンドラーは通常のスキームのプロシージャによって実現され、そして例外のディスパッチは基本的にコンティニュエーションの操作を含んでいる。

【0050】スティングが、制御のライトウエイト・スレッドの生成および管理が可能なプログラミング・システムである限り、いくつかの特性を、他の高レベル言語のために開発されたスレッド・パッケージ・システムと共有している。これらのシステムもスレッドを明らかなデータタイプと見ており、また、さまざまな程度にプリエンプションをサポートし、そしてある限定されたケースでは、プログラマが特別のスケジュール管理を指定することを可能としている。これらのシステムでは、スレッドの抽象体が調整部分言語を定めている。

【0051】しかし、スティングはいくつかの重要な点でこれらのシステムと異なっている。第1に、スティングが使用するスケジューリングとマイグレーションのプロトコルは完全にカスタマイズできる。異なるアブリケ

ーションは、スレッド・マネージャあるいは仮想プロセ ッサの抽象体を変更することなく、異なるスケジューラ をランさせることができる。このようなカスタマイズは 仮想マシン自身の組織化に適用することができる。第2 に、スティングによるデータのローカリティのサポー ト、記憶の最適化、ならびにスレッドの吸収によるプロ セスの抑圧は他のシステムでは行えない。さらに、スレ ッドのオペレーションはすべてスレッドの仮想マシン内 で直接実現される。スレッドのオペレーションの実行の ために実施すべき、低レベルのカーネルに対するコンテ クスト・スイッチは無い。スティングは、長寿命のアプ リケーション、持続性のオブジェクト、ならびにマルチ ・アドレス空間をサポートすることを意図した抽象的マ シンにおいて構築される。スレッド・パッケージは、そ れらが(定義によって)完全なプログラム環境を定めて いないので、これらの機能はまったく提供しない。

【0052】スティングはシステム・プログラミング言語として設計されているので、低レベルの平行抽象体を提供する。アブリケーション・ライブラリは直接スレッド・オブジェクトを生成でき、そしてそれら自身のスケジューリングおよびスレッド・マイグレーション・ストラテジーを定めることができる。高レベルの平行構築体はスレッドを用いて実現できるが、しかし効率が保証されるなら、システムはユーザがスレッドのオベレーションを上述のように直接利用することを禁止するものではない。具体的には、同一のアプリケーションは、同一の実行時の環境において、異なる意味規制と異なる効率で、平行抽象体を定めることができる。

【0053】ある点でスティングは、他の進歩的マルチ・スレッド・オペレーティング・システムに似ている。例えば、スティングは、コール・バック、ユーザが管理するオーバー・インタラプト、ならびにユーザ・レベルの操作としてのローカル・アドレス空間の管理に伴うノンブロッキング I/Oコールをサポートしている。スティングはユーザ・レベルの事柄とカーネル・レベルの事柄とを分けている。物理的プロセッサは(特権を与えられた)システムのオペレーション、および複数の仮想マシンに跨るオペレーションを扱う。仮想プロセッサはユーザ・レベルのスレッドおよびローカル・アドレス空間の機能をすべて実現する。しかし、スティングはスキームの拡張方言であるため、典型的なオペレーティング・システム環境では提供されない高レベルのプログラミング言語の機能性および表現性を提供する。

【0054】スティングは、非同期プログラミング基本命令を構築し、そして新しい並列プログラミングのパラダイムを実験するためのプラットフォームである。さらに、その設計では、異なる平行性の手法を競走的に評価することが可能である。スキームは、意味規制が良く定義され、全体的に簡素であり、そして効率的であるため、このような実験を行うための特に豊かな環境を提供

する。しかし、スティングの設計はそれ自身言語に依存 しない。従って、いかなる高レベルプログラミング言語 にも極めて容易に組み込むことができよう。

【0055】スティングは単に、興味深いと思われる各平行パラダイムおよび各平行プリミティブに対してフックを与えるものではない。そうではなく、広範囲の並列プログラミング構造体に共通の基本構造および機能に焦点を当てている。従って、ブロッキングの実現は論理的な計算をサポートするために容易に用いられる。スレッドの実行を抑止するために用いられるスレッド吸収の最適化は、フューチャーとタプル空間の同期化を実現するのに非常に適しており、そして最後に、カスタマイズ可能なポリシー・マネージャは、他のさまざまなパラダイムに対して公正で効率的なスケジューラを構築することを可能とする。

[0056]

【実施例】次に本発明の実施例について図面を参照して 説明する。

【0057】図1に本発明の一実施例による高度並列コンピュータ・システムを制御するためのソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式のブロック図を示す。

【0058】抽象物理的マシン(PM)10は、物理的トポロジー(PT)11で互いに接続された抽象物理的プロセッサ(PP)12により構成されている。この抽象物理的マシンは1組の仮想マシン(VM)14を実行させるために用いられる。それに対して、各仮想マシンは、仮想トポロジー(VT)20,20′で接続された1つ以上の仮想プロセッサ(VP)16を備えている。スレッド(T)18は、同じ仮想マシン内の1つ以上の仮想プロセッサ上で実行する。さらに、特定のスレッドは、同じ仮想マシン14内の異なる仮想ブロセッサ間で移行(マイグレート)できる。スレッド・ポリシー・マネージャ(TPM)19(図2,図3に示す)はスレッドのスケジューリングおよびスレッドの負荷平衡・ポリシーを制御する。異なる要素間の関係および各要素の詳細を以下に説明する。

【0059】ソフトウエア・アーキテクチャ(オペレーティング・システム・アーキテクチャという場合もある)は、いくつかの抽象体の層の配列と考えることができる(図2)。第1の層は抽象物理的マシン10を含み、このマシンは抽象物理的プロセッサ12の組を含んでいる。この層は、現状のオペレーティング・システムにおいてマイクロ・カーネルと呼ばれているものに対応している。次の層は仮想マシン14および仮想プロセッサ16を含んでいる。仮想マシンは、仮想アドレス空間と、仮想トポロジーで接続された仮想プロセッサの組とを備えている。仮想マシンは抽象物理的マシンにマッピングされ、その際、各仮想プロセッサは抽象物理のプロセッサにマッピングされる。抽象体の第3の層はスレッ

ド18である。これらのスレッドは、仮想プロセッサ上でランするライトウエイトのプロセスである。

【0060】仮想トポロジーは、例えば、メッシュ・トポロジーで物理的に接続された物理的プロセッサにマッピングされる仮想プロセッサのツリーである。仮想トポロジーによって、プログラマは、実施すべきアルゴリズムに適した(仮想)トポロジーでプログラムを表現することが可能となる。スティングは、仮想トポロジーから、ターゲット・マシンの実際の物理的トポロジーへの効率的なマッピングを提供する。また、仮想トポロジーによって、並列プログラムを、異なる物理的トポロジー間で容易に移すことが可能となる。

【0061】スティングの調整部分言語の主な構成要素は、ライトウエイト・スレッドと仮想プロセッサである。スレッドは、ローカル記憶装置(すなわち、レジスタ、スタック、ならびにヒープ)、コード、ならびに関連する状態情報(すなわち、ステータス、優先順位、プリエンプション・ビット、ロックなど)を含む単純なデータ構造である。それらは独立した制御の場所を定義している。このシステムは、スレッドが含むコードに対して制約を課さない。有効なスキームの表現はすべて、独立したプロセスとして扱われる。

【0062】図2,図3に示すように、各仮想プロセッサ(VP)16はスレッド・コントローラ(TC)17を含み、このコントローラはスレッド上およびスレッド・ポリシー・マネージャ(TPM)19上で状態遷移機能を実施する。そして、スレッド・ポリシー・マネージャはスレッドのスケジューリングと負荷平衡/移行ポリシーの両方を実施する。同じ仮想マシン内で各VPはスレッド・コントローラを共有するが、異なるVPは異なるスレッド・ポリシー・マネージャを持つことができる

【0063】仮想プロセッサ16は物理的プロセッサ1 2上に、スレッド18が仮想プロセッサ上に多重化され ているのと同じようにして多重化されている。各物理的 プロセッサは、マルチプロセッサ環境における計算エン ジンに対応している。各物理的プロセッサPPに関連し ているのは仮想プロセッサ・コントローラ13および仮 想プロセッサ・ポリシー・マネージャ15である。仮想 プロセッサ・コントローラは、プリエンプションによっ て、あるいは明示的なリクエストによって、仮想プロセ ッサ間でコンテクスト・スイッチを行う。仮想ブロセッ サ・ポリシー・マネージャは、物理的プロセッサPP上 で実行する仮想プロセッサ16に対するスケジューリン グの決定を扱う。例えば、仮想プロセッサは、その上で スレッドが実行していない場合、そして他のVPからス レッドを移転できない場合には、物理的プロセッサの制 御を放棄することができる。物理的プロセッサは、シス テム内のいかなる仮想マシンの仮想プロセッサをもラン させることができる。

【0064】仮想マシンは単一のアドレス空間24を含み、関連する仮想プロセッサはそれを排他的にアクセスすることができる。仮想マシンは、グローバル記憶プール26内のグローバルな情報(例えば、ライブラリ、ファイル・システムなど)を共有することができ、そしてグローバル共有オブジェクト28(すなわち、グローバル・アドレス空間にあるオブジェクト)をそれらのローカル・アドレス空間にマッピングする。仮想マシンはた、アドレス空間内のすべての活性オブジェクトをトレースするために用いられる活性オブジェクト・グラフ(すなわち、ルート環境30)のルートを含んでいる。【0065】すべてのスティング・オブジェクト(スレールド・グロースを含む)は特殊がメエリカに変し、

【0065】すべてのスティング・オブジェクト(スレッド、VP、仮想マシンを含む)は持続性メモリ内に存在する。このメモリは個別領域の集合として構成されている。オブジェクトは、世代コレクタを用いて領域内に集められたガーベッジである。1つのオブジェクトはそのアドレス空間内の他のオブジェクトをすべて参照することができる。最初、オブジェクトは短寿命のスレッド・ローカル領域に存在する。ガーベッジ・コレクションから生き残ったオブジェクトは世代階層において上位に移る。この機能はユーザにとっては全く明らかである。

【0066】ファーストクラスのオブジェクトは、ブロシージャに対して引数として渡したり、結果としてブロシージャから戻したり、あるいはデータ構造内に記憶できるオブジェクトのことである。本発明の抽象物理的マシンの望ましい実施例では、抽象物理的プロセッサ、仮想マシン、仮想プロセッサ、スレッドのグループ、ならびにスレッドはすべてファーストクラスのオブジェクトである。他の実施例では、スレッドおよび仮想プロセッサのみがファーストクラスのオブジェクトである。

【0067】スティング・コンパイラはオービット(O rbit) の改良バージョンである。オービットについ てはD. Kranzらの論文に記述されている(参考文 献: "Orbit:An Optimizing Co mpiler for Scheme", in ACM SIGPLAN Notices, 21 (7):21 9-233, July 1986)。コンパイラにより 見えるターゲット・マシンは、現在ランしているスレッ ド・オブジェクトに対する参照を保持する専用のスレッ ド・レジスタを含んでいる。さらに、レジスタをコンテ クスト・スイッチ上で退避、復元したり、あるいはスレ ッドの記憶領域(すなわち、スタックおよびヒープ)を 割り当てたりするといった時間的な制約の厳しいオペレ ーションは、基本オペレーションとして用意される。連 続するスキーム・プログラムは変更無しにコンパイル し、実行される。スティングでは、フューチャー、分散 データ構造、ならびにスペキュラティブ平行オペレーシ ョンも実現している。スキーム・プログラムは、これら のパラダイムのいずれかによってサポートされた平行オ ペレーションによって自由に拡大させることができる。

【0068】スレッドは、スティングにおけるファーストクラスのオブジェクトである。従って、それらは引数としてプロシージャに渡すことができ、また結果として戻し、さらにデータ構造内に格納することができる。スレッドは、スレッドを生成したオブジェクトより長く生き残ることができる。スレッドの状態は、サンク(th unk)、すなわちスレッドが実行されるとき発動されるヌラリー(th nullary)プロシージャを含んでいる。アプリケーションの値は終了時にスレッド内に格納される。例えば、(th or th nullary)という表現を評価することによって、サンク(th ambda()(th y(th x×z)))を発動する制御のライトウエイト・スレッドが生成される。このサンクの評価環境は、th or th nullar eadという表現の辞書的環境である。

【0069】スレッドは状態情報をその状態の一部として記録する(図4および図5参照)。スレッドは、遅延36、スケジュール38、評価40、吸収42、あるいは確定44のいずれかの状態をとる。遅延されたスレッドは、スレッドの値が明確に要求されない限り、ランされることはない。スケジュールされたスレッドは、いずれかのVPが知っているスレッドであるが、まだ記憶資源は割り当てられていない。評価を行っているスレッドは、そのサンクのアプリケーションが結果を出すまでこの状態に留する。上記結果が出たときスレッドの状態が確定する。吸収されたスレッドは、評価中のスレッドを特別化したものであり、重要であるため、以下にさらに詳しく説明する。

【0070】状態情報および評価すべきコードに加えて、1つのスレッドはまた、(1) それが完了するのを待っている他のスレッドに対する参照情報と、(2) サンクの動的な、そして例外の環境と、スレッドの親、兄弟、ならびに子を含む系統情報とを含んでいる。

【0071】各スレッドも、流体(すなわち動的)結合および例外の扱いを実現するために用いる動的な、そして例外の環境を有している。系統情報は、デバッグとプロファイリングのツールとして有用であり、それによってアプリケーションはプロセス・ツリーの動的な展開をモニタすることが可能となる。

【0072】スレッドの実現においては、言語における他の基本オベレーションを変更する必要はない。スレッドの同期化意味規則は、例えばMultiLispの"touch"や、Lindaのタプル空間や、CMLの"sync"によって利用できる同期化機能をより一般的な(低レベルではあっても)形にしたものである。【0073】アブリケーションは状態を完全に制御し、その状態のもとで、ブロックされたスレッドを復活させることができる。しかし、データフロー(すなわちフュ

ーチャー・タッチ)、非決定論的な選択、ならびに制約

にもとづく同期化または障壁同期化に対する明示的なシステム・サポートがある。

【0074】ユーザは、スレッド・コントローラ(TC)(スレッドのある状態において同期状態の遷移を実現する)が定義する1組のプロシージャ(以下にリストアップする)によってスレッドを操作する。TCは、レジスタの退避および復元という2つの基本オベレーションを除いて、全体をスキームによって書くことが望ましい。スレッド・コントローラは記憶領域を割り当てない。従って、TCのコールはガーベッジ・コレクションをトリガーしない。これらのオペレーションに加えて、スレッドは、プリエンプションのため、コントローラに入ることができる。スレッド・プロシージャを以下に示す。

【0075】(fork-thread expr v p)は、exprを評価するためにスレッドを生成し、それを<math>vp上でランするようにスケジュールする。

【0076】(dealy-thread expr)は、(スレッド値によって)要求されたときexprを評価する遅延されたスレッドを生成する。

【0077】(thread-run thread vp)は、遅延された、ブロックされた、あるいは保留された threadevpのレディー待ち行列に挿入する

【0078】(thread-wait thread)は、このオペレーションを実行しているスレッドに、threadの状態が確定するまでブロックさせる。

【0079】(thread-block thread . blocker)は、threadにブロックすることをリクエストする。blockerは、スレッドがブロックするときの条件である。

【0080】(thread-suspend thread quantum)は、スレッドに実行の保留をリクエストする。quantum引数が与えられた場合には、指定された期間が経過したときスレッドは再開される。そうでない場合には、スレッドは、thread-runを用いて明示的に再開されるまで、無期限に保留される。

【0081】(thread-terminate thread . values)は、threadに対してvaluesをその結果として終了することをリクエストする。(yield-processor)は、現在のスレッドに、そのVPの制御をやめるようリクエストする。このスレッドは適切なレディー待ち行列に挿入される。

【0082】(current-thread)は、このオペレーションを実行しているスレッドを復帰する。

【0083】(current-virtual-processor)は、このオペレーションが、その上で評価されている仮想プロセッサを復帰される。

【0084】ユーザがいかにスレッドをプログラムできるかを説明するため、図6のプログラムについて考える。このプログラムは、簡単な素数発見手段の実現を定義したものである。この定義ではいかなる特定の並行パラダイムも参照していない。このような問題はそのop引数によって抽象される。

【0085】この素数発見手段の実現は、ストリーム・アクセスにおけるブロッキング・オペレーション(hd)、およびスレッドの最後に付加するアトミック・オペレーション(attach)を与える、ユーザが定義した同期スレッド抽象体に依存している。

【0086】非同期の振舞の程度が異なる、素数発見手段の種々の処理を定義できる。例えば、

er-list)))))

では、フィルタがレイジーに生成される。フィルタは、 一度要求されると、反復的に入力ストリームから要素を 除去し、そして潜在的な素数を出力ストリーム上に発生 する。ラウンド・ロビン・スレッド配置規律を用いるV P上でスケジュールした新しいフィルタを始動させるため、次のように書くことができる。

(filt

[0087]

(vp. vm(current-virtual-processor)) という表現は、現在のVPを一部とする仮想マシンを定義している。仮想マシンのパブリック・ステートは、その仮想プロセッサを収容するベクト

ルを含んでいる。

【0088】シーブに対する上記コールを少し書き直す ことにより、よりレイジーな素数発見手段の実現を表現 できる。 [0089]

この定義では、潜在的な素数 p に遭遇したフィルタは、レイジーなスレッド・オブジェクト L を生成し、チェーン内の他のすべてのフィルタにブロックすることをリクエストする。 L の値が要求されたときは、フィルタはチェーン内のすべての要素をアンロックし、そしてその入力スレッドにおける p のすべての倍数を取り除く。この

コールでは要求にもとづいて、シーブの拡張および入力 の消費を抑制する。

【0090】このシーブは次のように、よりイーガーなバージョンに変えることもできる。

[0091]

このアプリケーションを評価することによって、素数のすべての倍数を取り除くための新たなスレッドがスケジュールされる。このスレッドは、この操作を実行する仮想プロセッサ上でスケジュールされる。このコールでは、素数が新たに見つかるごとに、評価するスレッドが発生される。

【0092】スティングでは、スレッドのオペレーションを通常のプロシージャとして扱い、スレッドのオペレーションで参照されるオブジェクトを、スキームのどれか他のオブジェクトとして操作する。共通のストリームによって結ばれた2つのフィルタが終了した場合、上記ストリームが占有する記憶領域は再利用することができる。スティングは、スレッドのアクセスに対して先験的な同期化プロトコルを課さない。アプリケーション・プログラムが、スレッドの調整を整える抽象体を構築するようにしている。

【0093】フィルタによって生成されたスレッドは2つの方法の中の1つによって終了される。シーブに対するトップレベルのコールは、それがこれらのスレッドに対して明示的なハンドルを有するように、構成することができる。レイジーなシーブを生成するために用いるフィルタ・リスト・データ構造はその一例である。次に、(map thread-terminate filter list)

を評価して、シーブ内のすべてのスレッドを終了させる ことができる。あるいは、アプリケーションはスレッド のグループを用いて、これらのスレッドを集合的に管理 することができる。

【0094】 <スレッド・グループ>スティングは、関連するスレッドの集まりに対する制御を獲得する手段としてスレッド・グループを与える。1つのスレッド・グループは、forkーthreadーgroupに対するコールによって生成される。このオペレーションは、新しいグループおよび新しいスレッドを生成し、新しいスレッドは新しいグループのルート・スレッドになる。子スレッドは、新しいグループを明示的に生成しない限り、同一のグループを、その親として共有する。1つのグループは1つの共有ヒープを含み、そのメンバーはすべてこのヒープをアクセスできる。スレッド・グループが次のコールによって終了したき、

(thread-group-terminate g
roup)

グループ内の生きているスレッドはすべて終了され、その共有ヒープはガーベッジ・コレクトされる。

【0095】スレッド・グループはまた、そのメンバーに対して、それをすべてひとまとめにして適用できるデバッグ・オペレーションおよびスレッド・オペレーションも含んでいる。スレッド・グループは、デバッグおよびモニタのためのオペレーション(例えば、与えられたグループ内のすべてのスレッドのリストアップ、すべてのグループのリストアップ、プロファイリング、系統の報告など)と共に、通常のスレッドのオペレーション

(例えば、終了、保留など)と同種のオペレーションを 提供する。従って、スレッドTが終了したとき、ユーザ はTのすべての子(終了されるべきTのグループの一部 として定義されている)に対して次のようにリクエスト できる。

[0096] (thread-group-termi nate (thread.group T)) スレッド・グループは、階層的メモリ・アーキテクチャ において、共有を制御するための重要なツールである。 グループのメンバーが共有するオブジェクトは、グルー プの共有ヒープ内に含まれているので、これらオブジェ クトはメモリ内で物理的に互いに近接していることが望 ましく、それによってより良いローカリティが得られ る。スレッド・グループはまた、スケジューリングの場 として用いることもできる。例えば、スレッド・ポリシ ー・マネージャは、グループ内のすべてのスレッドがラ ンすることを許可されない限り、グループ内のスレッド はいずれもランできないというスケジューリング・ポリ シーを実現できよう。このスケジューリング方式は"ギ ャング・スケジューリング"プロトコルと同種のもので ある。スレッド・グループはデータのローカリティを改 善するために仮想トポロジーと共に用いることができ

【0097】〈実行コンテクストおよびスレッド制御ブ ロック>スレッドが評価を開始したとき、実行コンテク ストがそれに対して割り当てられる。評価を行っている スレッドはいずれも、スレッド制御ブロック(TCB) 32 (図5) としても知られる実行コンテクストと関連 している。TCBはコンティニュエーションを一般的に 表したものであり、それ自身のスタック31とローカル ・ヒーブ33を含んでいる。 スタックとヒーブはともに 拘束でき、そしてヒープは生成スキャベンジング・コレ クタを用いてガーベッジ・コレクションされる。記憶オ ブジェクト以外に、TCBは関連するロックと、スレッ ドが最後にコンテクスト・スイッチを実行したとき残っ ている、生きたレジスタすべての値と、スレッドのサブ ステート(例えば、初期化、レディー、評価、ブロッ ク、保留などの状態)と、スレッドが最後に実行された VPと、スレッドの優先順位と、タイム・クオンタムと を含んでいる。

【0098】スレッド・ステートおよびスレッド・サブステートの遷移図を図4に示す。TCBの状態は、評価を行っているスレッド上で許可されたオペレーションを反映している。評価中のスレッドTがTCB TTCB を有しているなら、TTCB のステート・フィールドは以下の中のいずれか1つを示す。

【0099】初期化46:TTCB に関連するスタックとヒープが初期化されているが、どのコードもまだ実行されていない。

【0100】レディー48:Tは利用できるいかなるVP上でも実行できるが、いずれのVP上でも現在、まだ実行されていない。

【 0 1 0 1 】 ラン 5 0 : Tはある V P 上で現在実行されている。

【0102】ブロック52:Tは、あるスレッド上で、 またはある条件のもとで現在ブロックされている。

【0103】保留54:Tは、基本的に無期限に保留されている。

【0104】終了56: Tは実行を終了し、残りの状態を一掃している。

【0105】スレッドとは異なり、TCBはファーストクラスの、ユーザに見えるオブジェクトではない。スレッド・コントローラとスレッド・ポリシー・マネージャのみがそれらをアクセスできる。新しいスレッドがランのレディー状態にあるとき、TCBはそれに割り当てられる。スレッドが確定状態となったとき、スレッド・コントローラはそのTCBを、後に生成されるスレッドのために、利用できる。TCBはユーザが維持するデータ構造内に逃げ込むことはない。TCBはシステム・レベルのプロシージャによって排他的に操作される。

【0106】スティングの実現はスレッドに対する記憶 領域の割り当てを必要となるまで延期する。他のスレッ ド・パッケージでは、スレッドを生成する動作は、単に フォークされるべきスレッドに対する環境を設定するだ けでなく、記憶領域の割り当ておよび初期化も含んでい る。このアプローチでは2つの重要な点で効率の低下を 招く。第1に、グラニュラリティの細かい並列のもとで は、スレッド・コントローラは、実際にスレッドをラン させることより、それらを生成し、初期化することに、 より長い時間を消費する。第2に、スタックおよびプロ セス制御ブロックはスレッドが生成されると直ちに割り 当てられるので、スレッド間のコンテクスト・スイッチ はしばしば、キャッシュとページのローカリティの利点 を活用できない。さらに、TCBの割り当てが遅延され ない場合には、システムに必要な全メモリ容量は大幅に 増加することになる。

【0107】スティングのスレッド制御ブロックは、仮想プロセッサによって管理されるリサイクル可能な資源である。TCBは、スレッドが評価を開始したときのみスレッドに対して割り当てられる。この割り当てのストラテジーはデータのローカリティを改善するように設計されている。TCBは、VP V上でランするべきスレッドTに対して4つの方法の中の1つによって割り当てることができる。

【0108】1. 現在V上で実行中のスレッドが終了した場合には、そのコンテクストは直ちに再割り当てのために利用できる。そのTCBは割り当てのための最も良い候補である。なぜなら、このTCBは、そのVPに対して最も高いローカリティを有しているからである。このVPに関連する物理的キャッシュおよびメモリは、最も最近VP上でランしたスレッドの実行コンテクストを含んでいる可能性が最も高い。

【0109】2. 現在実行しているスレッドが終了していない場合には、Tに対するTCBは、V上に維持されているTCBのLIFOプールから割り当てられる。ここでも再び、上記実行コンテクストが、最も高いローカリティを有するものとなっている。

【0110】3. Vのブールが空の場合には、新しいTCBが、これもLIFOの順序で構成されたグローバル・プールから割り当てられる。ローカルVPプールはいずれも、それが保持できるTCBの数のしきい値 τ を維持している。プールがオーバーフローした場合には、そのVPは、ローカル・プール内のTCBの半分をグローバル・ブールに移動する。ローカル・プールがオーバーフローしていない場合には、 $\tau/2$ TCBがグローバル・プールからVPのローカル・プールに移動される。グローバル・プールは2つの役割を果たす。すなわち、

(1) TCBの割り当ておよび再使用におけるプログラムの振舞の影響を最小化すること、および(2)すべての仮想プロセッサに対するTCBの公正な分配を保証することである。

【0111】4.最後に、TCBをグローバル・プールあるいはローカル・プールのいずれにおいても利用できない場合には、 $\tau/2$ TCBの新しい組が動的に生成され、Tに割り当てられる。新しいTCBは、グローバル・プールおよびVPのローカル・プールがともに空の場合にのみ生成されるので、スティング・プログラムの評価の際に実際に生成されるTCBの数は、すべてのVPによって集合的に決められる。

【0112】 〈仮想プロセッサ〉仮想プロセッサ(拡張して、仮想マシン)は、スティングではファーストクラスのオブジェクトである。ファーストクラスというVPの状態には、スティングを高レベルのスレッド・システムおよび他の非同期並列言語のいずれからも区別する重要な意味がある。第1に、明示的にプロセスを特定の仮想プロセッサにマッピングすることによって並列計算を組織できる。例えば、VP V上で実行している他のスレッドQと密接に通信することが知られているスレッドPは、トポロジー的にVに近いVP上で実行すべきであ

る。スティングでは、VPは直接的に示されるので、このような考慮を実現することができる。例えばシストリック・スタイルのプログラムは、現在のVP(例えば、現在VP、左VP、右VP、上VPなど)から離れて自己相対アドレシングを用いて表現することができる。このシステムは、多数の共通トポロジー(例えば、ハイパーキューブ、メッシュ、シストリック・アレーなど)に対していくつかのデフォールト・アドレシング・モードを提供する。さらに、VPは特定の物理的プロセッサにマッピングできるので、ファーストクラスのデータ値として仮想プロセッサを操作できるという能力により、スティングのブログラムは、種々の特定のブロセッサ・ドポロジーで定義される異なる並列アルゴリズムを極めて柔軟に表現することができる。

【0113】図7のブログラムを参照して説明する。このプログラムは、物理的プロセッサの2次元メッシュ上で多重化された仮想プロセッサの3次元メッシュを生成するものである。このアレーは、物理的マシンの高さおよび幅と同じ高さおよび幅を有している。深さ方向の各要素を同じ仮想プロセッサにマッピングすることにつて、3次元アレーを2次元アレーに縮小する。従って、生成された仮想プロセッサの数は、物理的ブロセッサの数は、物理的ブロセッサの数は、物理的ブロセッサの数にである。同じ深さのプロセッサにマッピングされたスレッドはすべて同じVP上で実行する。ブロシージャgetーpmーheightとgetーpmーwidthは物理的マシン・インターフェースによって与えられる。仮想プロセッサの絶対アドレシングは、create-3D-meshだけ戻したアレーへの単純なアレー参照である。

【0114】 create-vpプロシージャは、get-ppが戻した物理的プロセッサ上で走る新しいVPを生成する。トポロジーが生成されると、現在のVPから離れて自己相対アドレシング・プロシージャを構築することが可能である。例えば、トポロジーにおいて1ディメンジョン上方に移動する上VPプロシージャを定義することができる。

[0115]

1. 適当な物理的プロセッサにマッピングされる仮想プロセッサの組を生成する。

【0116】2. 仮想トポロジーにおけるアドレスを各 VPに関連づける。

【0117】3. 仮想トポロジーにおいて絶対アドレシングのために用いるデータ構造に仮想プロセッサを格納し、その構造上に適切なアクセスルーチンを定義する。

【0118】4. 自己相対アドレシングのプロシージャ

を定義する。

【0119】 <スレッド・コントローラ>スレッド・コントローラは、仮想プロセッサによる、物理的プロセッサやスレッドなど、他のシステム要素とのやり取りを扱う。スレッド・コントローラの最も重要な機能は、スレッドの状態遷移を扱うことである。スレッドが、その状態遷移によって、現在その上でランしている仮想プロセッサを生じた場合には、必ずスレッド・コントローラは

スレッド・ポリシー・マネージャをコールし、次にどの スレッドをランするべきかを決める。

【0120】スティングのスレッド・コントローラを実現する場合、いくつかの興味深い問題が明らかになる。中心的な状態遷移ブロシージャは図9および図10に示す。これらのブロシージャで見られるTCBでの操作は、ユーザ・アプリケーションでは利用できない。スレッド・コントローラはスティングの中に書かれているので、TCプロシージャに対するすべての同期コールは通常のプロシージャ・コールとして扱われる。従って、現在のスレッドでランしているプロシージャが用いる活性レジスタは、コントローラへのエントリのとき、スレッドのTCB内に自動的に退避される。

【0121】プロシージャstartーcontextーswitch(図8)は、その引数として、現在のスレッド(すなわち、TCに入ったスレッド)に対する望ましい次の状態をとる。プリエンプションは最初にディスエーブルされる。次に、新しいスレッド(あるいはTCB)が、プロシージャtpmーgetーnextーthreadによって復帰される。

【0122】ランできるスレッドが無い場合には、プロシージャは偽(false)を戻す。この場合、現在のスレッドは再度ランされるか(レディー状態にあるとして)、あるいはプロシージャ tpm-vp-idleが、現在のVPを引数としてコールされる。プロシージャ tmp-vp-idleは種々の簿記操作を行うことができ、また、その物理的プロセッサに他のVPに切り換えるようリクエストすることができる。

【0123】次のオブジェクトが現在のTCBである場合、動作は一切行われず、現在のスレッドが直ちに再開される。戻されたオブジェクトが他のTCBの場合には、その状態がランに設定され、VPフィールドは現在のVPに設定される。そして、現在のTCBは(その状態がデッドの場合)TCBプール内でリサイクルされるか、またはそのレジスタが退避され、そして新しいTCBの状態が、プロセッサ・レジスタに復元される。

【0124】戻されたオブジェクトが、実行コンテクストを持たないスレッドの場合には、TCBがそれに対して割り当てられる。このTCBは、next-statenoフィールドがデッドの場合には現在のTCBとなる。あるいはVPローカル・プールまたはグローバル・プールから割り当てられるTCBとなる。スレッドは、基本プロシージャstart-new-tcbを用いて実行を開始する。このスレッドは、その実行コンテクストとして新しいTCBを用い、プロシージャstart-new-thread(図10参照)を応用する。

【0125】 finish-context-swit chのコード (図9) は、<math>start-context-switchが復帰させたスレッドによって実行される。その目的は、新しいスレッドの<math>VPフィールドを設

定するためにスイッチ・アウトされたスレッド(このプロシージャ内で以前にコールされている)が保持するロックを解放し、適切であるなら以前のものをレディー待ち行列に組み入れ、プリエンプションタイムを再設定する。新しいスレッドがVP上に設定された後でのみ以前のものを待ち行列に組み入れることにより、コントローラは、状態遷移を起させることと、スレッドをVPのレディー待ち行列に組み入れることとの間の競合状態を排除する。プロシージャ tmpーenqueueーsuspendedーthreadは、スレッド・ポリシー・マネージャによって実現される。

【0126】start-new-threadのコー ドを図10に示す。サンクEt を有するスレッド・オブ ジェクトは、それに対してTCBが割り当てられると、 評価を開始でき、そしてデフォルト・エラー・ハンドラ 一および適当なクリンアップ・コードと関連するように なる。 Et から出るためのスロー(start-new threadが設定するキャッチポイント)はスレッ ド・スタックに適切に巻き戻させ、それによってスレッ ドが保持するロックなどの資源が適切に解放されるよう にする。Et の評価に続く退出のコードはスレッドのス タックとヒーブをガーベッジ・コレクションし、Etが 生成した値をスレッド状態の一部として格納し、この値 を待っているスレッドをすべて目覚めさせ、状態遷移プ ロシージャに対するテイル・リカーシブ・コールに、ラ ンすべき新しいスレッドを選択させる。 Et はダイナミ ック・ワインド・フォーム内に包まれているので、スレ ッドが異常終了した場合でも、スレッドの記憶領域がガ ーベッジ・コレクションされることが保証される。

【0127】ガーベッジ・コレクションは、スレッドのウエイターが起される前に行われなければならない。それは、スレッド(スレッドのサンクが復帰させたオブジェクトを含む)より長生きであって、ローカル・ヒープを含んでいたオブジェクトは他の活性ヒープに移転させる必要があるためである。これが行われないと、他のスレッドが、新たに終了したスレッドの記憶領域に対する参照を得ることになるからである。確定したスレッドの記憶領域は他のスレッドに割り当てられるので、これは明らかにエラーとなる。

【0128】 <スレッド・ポリシー・マネージャ>各仮想プロセッサはスレッド・ポリシー・マネージャを有している。スレッド・ポリシー・マネージャは、仮想プロセッサ上でのスレッドのスケジューリングおよび移行に関するすべてのポリシーの決定を行う。スレッド・コントローラはスレッド・ポリシー・マネージャの依頼者であり、ユーザのコードはそれをアクセスできない。スレッド・コントローラは、次のことに関連して決定を行う必要がある場合には必ずスレッド・ポリシー・マネージャをコールする。すなわち、スレッドの仮想ブロセッサ

への初期マッピングと、現在のスレッドがなんらかの理由で仮想プロセッサを解放したとき、次に仮想プロセッサはどのスレッドをランさせるべきかということと、いつ、どのスレッドを仮想プロセッサに、あるいは仮想プロセッサから移転させるかということである。

【0129】すべての仮想プロセッサは同一のスレッド・コントローラを有しているが、各仮想プロセッサは異なるポリシー・マネージャを備えることができる。このことは、各プロセッサが、必要なスケジューリングがさまざまに異なるサブシステムを制御するというリアルタイム・アプリケーションにとって特に重要である。

【0130】スレッド・ポリシー・マネージャはスレッド・コントローラに対してよく定義されたインターフェースを提供する。スレッド・ポリシー・マネージャが決定を行うために用いるデータ構造は、スレッド・ポリシー・マネージャにとって完全にプライベートなものとなっている。それらは特定のスレッド・ポリシー・マネージャが共有するようにでき、また、それらの組み合せとすることもできる。しかし、システムの他の部分は一切利用できない。従って、スレッド・ポリシー・マネージャは、異なる仮想マシンに対して異なる振舞を行うようにカスタマイズすることができる。その結果、ユーザは、ランさせるプログラムの種類に応じてポリシーの決定をカスタマイズすることができる。

【0131】 V P はそれぞれ異なるスレッド・ポリシー・マネージャを備えることができるので、アプリケーションによって生成された異なるグループのスレッドは、異なるスケジューリング方式の対象とすることができる。 仮想マシンあるいは仮想プロセッサは異なるスケジューリング・プロトコルあるいは異なるスケジューリング・ポリシーを扱うよう調整することができる。

【0132】スティングのスレッド・コントローラは、スレッドの状態遷移プロシージャを定義するが、先験的なスケジューリング・ポリシーあるいは先験的な負荷平衡・ポリシーは定義しない。これらのポリシーはアプリケーションに依存する場合がある。いくつかのデフォルト・ポリシーがスティングの全実行時間環境の一部として与えられるが、ユーザは自身のポリシーを自由に書くことができる。事実、図3に示すように、各仮想プロセッサ16はそれ自身のスレッド・ポリシー・マネージャ(TPM)19を有している。従って、与えられた仮想マシン内の異なるVPは異なるポリシーを実現できる。TPM19はスレッドのスケジューリング、プロセッサ/スレッドのマッピング、ならびにスレッドの移行を扱う。

【0133】アブリケーションを個別のスケジューリング・グループに分けられるということは、長寿型の並列(あるいは会話型)プログラムにとって重要である。 I

/Oに関連したプロシージャを実行するスレッドは、計算に関連したルーチンを実行するスレッドとは異なるスケジューリングを必要とする。リアルタイムの制約を持つアプリケーションは、単純なFIFOスケジューリング・ポリシーのみを必要とするものとは異なるスケジューリング・プロトコルを用いて実現されるべきである。

【0134】ツリー構造の並列プログラムは、LIFO にもとづくスケジューラを用いることによって、もっと も良好に動作しよう。マスタ/スレーブ・アルゴリズム あるいはワーカー・ファーム・アルゴリズムをランさせ るアプリケーションは、公正さのためにラウンド・ロビ ン・プリエンプション・スケジューラを用いることによ って、より良好に動作しよう。これらのアプリケーショ ンはすべて、大きいブログラム構造体あるいは大きいプ ログラム環境の構成要素であるから、これらのアブリケ ーションを異なるポリシー・マネージャによって評価す ることで得られる柔軟性は重要である。同一の仮想マシ ン上で評価するスレッドの集まりを独立に実行する、個 別のアプリケーションは存在し得る。さらに、各個別の スケジューラは、異なる性能特性を有し、そして異なる 形で実現されたスレッド・ポリシー・マネージャを有す ることができる。

【0135】本発明は、柔軟なフレームワークの提供を探究するものである。そしてこの柔軟なフレームワークは、スレッド・コントローラ自身に対する変更を行うことなく、ユーザに対して明らかに異なるスケジューリング方式を組み入れることができるものである。そのため、すべてのTPMは、その実現において制約は一切課されていないが、同一のインターフェースに従わなければならない。以下に示すインターフェースは、ランすだを新しいスレッドを選択し、評価中のスレッドを待ち行列に挿入し、スレッドの優先順位を設定し、そしてスレッドを移行させるためのオペレーションを提供する。これらのプロシージャはTCが排他的に用いるためのものである。一般に、ユーザ・アプリケーションは、スレッド・ポリシー・マネージャとスレッド・コントローラとのインターフェースを承知している必要はない。

【0136】(tpm-get-next-thread vp)は次にvp上でランすべきレディー状態のスレッドを戻す。

【0137】(tpm-enqueue-ready-thread vp obj)は、スレッドあるいはTCBのいずれかであろうobjをvpに関連するTPMのレディー待ち行列に挿入する。

【0138】(tpm-priority priority) および(tmp-quantum quantum) は、それぞれの引数が有効な優先順位か、あるいは有効なクオンタムかを確認するガードブロシージャである。

[0139] (tpm-allocate-vp th

read) は threadを vpに割り当てる。 vpが 偽の場合には、 threadは TPMによって確定される仮想プロセッサに割り当てられる。

【0140】(tmp-vp-idle vp)は、vp上に評価を行っているスレッドが無い場合、スレッド・マネージャによってコールされる。このプロシージャはスレッドを他の仮想プロセッサから移行させたり、簿記を行ったり、他のVPに対するプロセッサ・スイッチ自身を持つために物理的プロセッサをコールしたりすることができる。

【0141】(tpm-enqueue-suspend up-thread)は、vpの保留待ち行列上のthreadを保留する。

【0142】 TPMは、評価中のスレッドに対するスケジューリングの順序を決定する以外に、負荷平衡の2つの基本的決定を行う。(1)新しく生成されたスレッドを走らせるべき VPを選択する。(2) VP上のどのスレッドを移行できるかを決め、他の VPからどのスレッドを移行させるかを決める。

【0143】最初の決定は、初期の負荷平衡を扱うために重要である。第2の決定は、動的負荷平衡・プロトコルをサポートするために重要である。新しく評価中のスレッドの最初の配置の決定は、しばしば現在評価中のスレッドの移行を決めるために用いられる優先順位とは異なる優先順位にもとづいて行われる。TPMインターフェースはこの区別を保存する。

【0144】スケジューリング・ポリシーはいくつかの 重要な事柄に従って分類できる。

【0145】ローカリティ:このシステム内に単一のグローバル待ち行列があるか、あるいは各TPMはそれ自身の待ち行列を持っているか?

状態:スレッドはそれらの現在の状態にもとづいて区別されているか・例えば、あるアプリケーションは、すべてのスレッドが、それらの現在の状態に関係無く単一の待ち行列を占めるという実現法を選択するかもしれない。あるいは、スレッドが評価中か、スケジュールされたか、保留されているかなどにもとづいて、スレッドを異なる待ち行列に分類することを選択するかもしれない。

【0146】順序付け:待ち行列は、FIFO、LIFO、ラウンド・ロビン、優先順位、あるいはリアルタイムの構造体として(他のものの中で)実現されているかっ

直列化:アプリケーションはどのようなロッキング構造 を種々のポリシー・マネージャの待ち行列に課すか。

【0147】この分類でどの選択肢を選ぶかによって、結果としての性能特性に差が生じる。例えば、評価中のスレッド(すなわち、TCBを有するスレッド)をスケジュールされたスレッドがら区別するグラニュラリティ構造体を適合させ、そしてスケジュールされたスレッド

のみを移行させることができるという制約を課した場 合、評価中のスレッドの待ち行列をアクセスするのにロ ックは不要となる。この待ち行列は、それが生成された VPに対してローカルである。しかし、スケジュールさ れたスレッドを保持している待ち行列は、他のVP上の TPMによる移行のターゲットであるから、ロックされ なければならない。この種のスケジューリング方式は、 動的負荷平衡が問題ではない場合には、有用である。従 って、多数の長寿命の、非ブロッキング・スレッド(継 続時間はほぼ同じ)が存在するときは、ほとんどのVP は、それら自身のローカル・レディー待ち行列上のスレ ッドの実行に、ほとんどの時間、ビジーとなる。従っ て、このようなアプリケーションにおけるこの待ち行列 上のロックを除去することは有益である。一方、継続時 間が変動するスレッドを発生するアプリケーションは、 スケジュールされたスレッドおよび評価中のスレッドの 両方の移行が可能なTPMと共に用いたとき、ラン可能 なレディー待ち行列をロックすることに伴ってコストが かかるが、より高いパフォーマンスを示す。

【0148】スレッド・ポリシー・マネージャが新しい スレッドを実行する必要があるときは常に、グローバル 待ち行列はスレッド・ポリシー・マネージャ間の競合を 意味する。しかし、このような仕組にすると、多くの並 列アルゴリズムの実現において有用である。例えば、マ スタ/スレーブ(あるいはワーカー・ファーム)プログ ラムでは、マスタに最初にスレッドのプールを生成す る。これらのスレッドは、それら自身はいかなる新しい スレッドも生まない、長寿命の構造体である。これらは 一度VP上でランすれば、滅多にブロックすることはな い。従って、このようなスレッドを実行しているTPM は、ローカル・スレッド待ち行列を維持することのオー バーヘッドをサポートする必要はない。しかし、ローカ ル待ち行列は、プロセスの構造がツリーあるいはグラフ の形をとる結果、並列プログラムの実現においては有用 である。これらの待ち行列は、仮想プロセッサの組にお いて公正にスレッドをロード・バランスするために、こ のようなアプリケーションで用いることができる。

【0149】 <メッセージ伝達抽象体>メッセージ伝達は分離メモリ・アーキテクチャにおいて効率の良い通信メカニズムでなければならない。特に、グラニュラリティの粗い並列アプリケーション、あるいは既知の通信パターンを有する並列アブリケーションに対してそうである。ポートは、分離メモリ・アーキテクチャ上で共有メモリを実現することのオーバーヘッドを最小限のものとするためにスティング内に設けられたデータ抽象体である。ファーストクラスのプロシージャおよびポートは、このコンテクストにおいて共同作業を示す。

【0150】スティングは、メッセージ伝達抽象体を共有メモリ環境において統合することを可能とする。 ポートはファーストクラスのデータ・オブジェクトであり、

他のスレッドから送られるメッセージに対するレセプタクルとして働く。スティングは共有仮想メモリ・モデルを用いるので、いかなる複合データ構造(閉包を含む)でもポートを通じてやり取りできる。この柔軟性のため、スティングのアプリケーションはユーザ・レベルのメッセージ伝達プロトコルを明瞭な形で実現でき、そして単一化した環境において共有メモリとメッセージ伝達の最も優れた長所を結合することが可能となる。

【 0 1 5 1】ポートはファーストクラスのデータ構造である。ポートに対しては 2 つの基本的オペレーションがある。

【 0 1 5 2 】 1. (p u t obj port)は、 obj をportにコピーする。この操作は送り手と非同期である。

【0153】2. (get port)は、port内の最初のメッセージを除去し、portが空の場合にはブロックする。

【0154】ポートPから読み出したオブジェクトは、 Pに書き込まれたオブジェクトのコピーである。このコピーは浅いコピーである。すなわち、オブジェクトの最上位の構造体のみがコピーされており、下位の構造体は 共有されている。これらのポートは、共有メモリが不十分な場合に用いるよう設計されているので、意味規則をコピーすることで設計されている。 p u t の標準バージョンはシャローコピーを行うが、ディープコピーを行うバージョンもある。そのバージョンは、最上位のオブジェクトをコピーするだけでなく、下位の構造体もすべてコピーする。

【0155】例えば、浅いコピーを用いてメッセージ内の閉包を送る場合、閉包のコピーを構築する。しかし、閉包が定義する環境内で束ねられたオブジェクトへの参照は保存する。使用するコピー・メカニズムの選択は、明らかに背後の物理的アーキテクチャとアプリケーションの分野の影響を受ける。スティング実現が存在する特定の物理的サブストレートに適合させることのできる一連のメッセージ伝達実現が存在する。

【 0 1 5 6 】従って、つぎの表現の評価により、 (put (lambda () E) port) プロシージャ (lambda () E) の閉包がport へ送出される。port上でレシーバが次のように定義 されているなら、

```
(define (receiver port)
  (let ((msg (get port)))
     (fork-thread (msg) (current-vp))
          (receiver)))
```

送出されたプロシージャはこのレシーバの仮想プロセッサ上で評価される。レシーバは、メッセージを評価するために新しいスレッドを生成することによって、古いリクエストの処理と並行して新しいリクエストを受け入れることができる。

【0157】このスタイルの通信は "アクティブ・メッ セージ"と呼ばれている。それは、メッセージを受け取 ったとき行うべき動作が、基本のシステムの一部として コード化されておらず、メッセージそれ自身によって決 められているからである。仮想プロセッサとスレッドの インターフェースは、メッセージ通信をサポートするた めにいかなる変更も必要としないので、このようなモデ ルによって極めて大きい柔軟性と単純性が得られる。ス ティングの設計における2つのことが、この機能の実現 にとって重要である。 (1) オブジェクトが共有仮想メ モリに存在するため、すべてのオブジェクト(他のオブ ジェクトに対するレファランスを有しているオブジェク ト、例えば閉包を含む)は仮想プロセッサ間で自由に送 信できる。(2)ファーストクラスのプロシージャは、 ユーザが定義する複雑なメッセージ・ハンドラーの構築 を可能とする。これらのハンドラーはいずれかの仮想プ ロセッサ上の分離したスレッド内で実行できる。分離メ モリ・マシンでは、オブジェクトは分散共有仮想メモリ に存在することになろう。説明のため、上述の例で、E をデータベースの複雑な問い合わせとする。このデータ ベースが存在するプロセッサ上でレシーバが例示されたとすると、このような問い合わせは、データベース自身の、コストのかかる移行を伴わない。問い合わせは、データベースが存在するプロセッサに直接コピーされるので、通信のコストが低減される。データベースそれ自身は問い合わせを実行するプロセッサに移行する必要がない。より伝統的なRPCスタイルの通信ではなくデータにプロシージャを送るという能力により、いくつかの点で重要なパフォーマンスおよび表現性の向上が得られる可能性がある。

【0158】ファーストクラスのプロシージャおよびライトウエイトのスレッドは、アクティブ・メッセージにおいて、魅力的な高レベルの通信抽象体を伝達する。これらの抽象体を利用せずにアクティブ・メッセージをサポートするシステムでは、この機能は典型的には低レベル・サポート・プロトコルによって実現される。ファーストクラスのプロシージャはアクティブ・メッセージを平凡に実現することを可能とする。アクティブ・メッセージはポートに送られるプロシージャである。ファーストクラスのポートは分散計算環境においても明確で重要な効用を有し、そして従来のPRCより簡単で、かつ清潔なプログラミング・モデルの実現を可能とする。

【0159】 <メモリ管理>スティングは共有仮想メモリ・モデルを用いる。分散メモリ・ブラットフォーム上ではスティングは分散共有仮想メモリ・サブストレート

上で構築されなければならない。従って、参照の意味は、参照がどこで発生されているか、あるいはオブジェクトが物理的にどこにあるか、には依存しない。

【0160】<記憶機構>スティングでは各TCB32に関連して3つの記憶領域がある(図5)。第1はスタック31であり、スレッドによって生成されたオブジェクトの割り当てに用いられる。このスレッドの寿命は、それを生成したものの動的な範囲を越えない。より正確には、スタック上に割り当てられたオブジェクトは、現在の(あるいは前の)スタック・フレームに割り当てられた他のオブジェクト、あるいはヒープに割り当てられた他のオブジェクトしか参照できない。スタックが割り当てられたオブジェクトはヒープ内のオブジェクトを割することができる。なぜなら、そのスタックに関連するスレッドは、ヒーブ33がガーベッジ・コレクションされる間、保留となるからである。スタックに含まれている参照情報は、ガーベッジ・コレクタによってトレースしたとされるルートの一部である。

【0161】スレッドにとってプライベートなヒープ、 すなわちローカル・ヒープ33は、割り当てられた非共 有オブジェクトに対して用いられる。このオブジェクト は、その寿命が、オブジェクトを生成したブロシージャ の寿命を越える可能性がある。越える可能性があるとし たのは、スキームやMLなどのプログラミング言語では コンパイラがオブジェクトの寿命を常に決めることがで きるとは限らないからである。さらに、未知のプロシー ジャに対するコールが可能な言語においては、オブジェ クトの寿命が決められない場合もある。ブライベート・ ヒープに含まれている参照情報は同じプライベート・ヒ ープ内の他のオブジェクト、あるいは共有ヒープ、すな わちグローバル・ヒープ35を示すことができるが、ス タック31内のオブジェクトを示すことはできない。こ のスタック内の参照情報はプライベート・ヒープ内のオ ブジェクトを示すことができるが、共有ヒープ内の参照 情報はこれらのオブジェクトを示せない。プライベート ・ヒープに割り当てられたデータは、単一の、制御のス レッドによって排他的に用いられるので、プライベート ・ヒープによってより高いローカリティが実現する。複 数のスレッド間にさしはさまれた割り当てがないという ことは、ヒーブ内で互いに接近したオブジェクトは、論 理的に互いに関連している可能性が高いことを意味す る。

【0162】他のスレッドは、スレッドのスタックあるいはローカル・ヒープ内に含まれているオブジェクトをアクセスできない。従って、スレッドのスタックおよびローカル・ヒーブは共に、同期化あるいはメモリのコヒーレンシーを考慮することなく、プロセッサ上のローカル・メモリにおいて実現することができる。スレッドのローカル・ヒーブは実際には、世代的に組織した一連のヒープである。記憶領域の割り当ては常に、他の世代的

コレクタと同様に、最も若い世代において行われる。オ ブジェクトは、年齢が高くなるにつれて、古い世代に移 動される。ローカル・ヒープのガーベッジ・コレクショ ンはすべてスレッドそれ自身によって行われる。ガーベ ッジ・コレクションをサポートするほとんどのスレッド ・システムでは、システム内のスレッドはすべて、ガー ベッジ・コレクションの間は保留されなければならな い。それに対して、スティングのスレッドは、他のスレ ッドと独立して、そして非同期的にそれらのローカル・ ヒープをガーベッジ・コレクションする。従って、他の スレッドは、特定のスレッドがそのローカル・ヒープを コレクションしている間、計算を続けることができる。 その結果、より優れた負荷平衡と高いスルーブットが得 られる。このガーベッジ・コレクションのストラテジィ の第2の長所は、ローカル・ヒープのガーベッジ・コレ クションにかかるコストが、システム内のすべてのスレ ッドに課されるのではなく、記憶領域を割り当てるスレ ッドにのみ課されるという点にある。

【0163】スティングは、関連するスレッドの集まりを制御するための手段として"スレッド・グループ"を与える。子のスレッドは、それが新しいグループの一部として生成されたのでない限り、その親と同一のグループに属する。スレッド・グループは、デバッグおよびモニタのためのオベレーション(例えば、与えられたグループ内のすべてのスレッドのリストアップ、すべてのグループのリストアップ、プロファイリング、系統の報告など)と共に、通常のスレッドのオペレーション(例えば、終了、保留など)を与える。さらに、スレッド・グルーブはまた、そのメンバーがすべてアクセスできる"共有ヒーブ"を含んでいる。

【0164】スレッド・グループの共有ヒープ、すなわ ちグローバル・ヒープ35は、スレッド・グループが生 成されたとき割り当てられる。ローカル・ヒープのよう な共有ヒーブは実際には、世代的に組織された一連のヒ ープである。共有ヒープ内の参照情報は共有ヒープ内の オブジェクトしか示せない。これは、共有オブジェクト から参照されるオブジェクトはすべて共有オブジェクト であり、従って、共有ヒープ内に存在しなければならな いからである。この共有ヒープに対する制約は、(a) 共有ヒープ内にあるか、あるいは(b)ローカル・ヒー プ内に割り当てられていて、共有ヒーブ内にガーベッジ ・コレクションされているオブジェクトを、共有ヒープ に記憶された参照情報が指示することを保証することに よって、実施される。すなわち、参照されたオブジェク トから到達可能なオブジェクトのグラフは、共有ヒープ 内にコピー、または配置されなければならない。このメ モリ・モデルのオーバーヘッドは、ローカル・ヒープ上 に割り当てられたオブジェクトに対する参照情報がどれ くらい頻繁にエスケープするかによって決まる。経験に よれば、ファイン・グレインド並列プログラムを実現す る場合、ローカル・ヒープに割り当てられたオブジェクトはほとんど、関連するスレッドに対してローカルであり続け、共有されない。スレッド間で頻繁に共有されるオブジェクトは、言語抽象体あるいはコンバイル時の分析によって容易に検出される。

【0165】要約すると、あるスレッドに関連するスレッド領域間の参照規律は次のようになる。すなわち、

(1) スタック内の参照情報は、その現在のあるいは以前のスタック・フレーム、またはローカル・ヒープ、または共有ヒープ内のオブジェクトを示し、(2)ローカル・ヒープ内の参照情報は、そのヒープ上のオブジェクトあるいはなんらかの共有ヒープに割り当てられたオブジェクトを示し、そして(3)共有ヒーブ内の参照情報は、その共有ヒープ(あるいは、他のなんらかの共有ヒープ)に割り当てられたオブジェクトを示す。

【0166】ローカル・ヒープのように、グローバル・ヒープは世代的に組織されているが、グローバル・ヒープのガーベッジ・コレクションは、ローカル・ヒープに対するものより複雑である。それは、多数の異なるスレッドが、グローバル・ヒープ内のオブジェクトを同時にアクセスする場合があるからである。なお、その結果、グローバル・ヒーブの割り当てにはヒープのロックが必要である。

【0167】グローバル・ヒープをガーベッジ・コレクションするために、関連するスレッド・グループ内のすべてのスレッド(そして、その下位のもの)は保留される。それは、これらのスレッドはすべてグローバル・ヒープ内のデータをアクセスできるからである。しかし、システム内の他のスレッド、すなわち、ガーベッジ・コレクションされるヒープに関連するグループ内にないものは、ガーベッジ・コレクションと無関係に実行を継続する。

【0168】各グローバル・ヒープは、それに関連し、そこに到来する参照情報を有している。これらの組は、領域境界を横断する参照情報の記憶に対するチェックによって、維持される。グローバル・ヒープに関連するスレッドが保留された後、ガーベッジ・コレクタは到来参照情報の組をガーベッジ・コレクションのためのルートとして用いる。到来参照情報の組から到達できるオブジェクトはすべて新しいヒープにコビーされる。ガーベッジ・コレクションが終了すると、グローバル・ヒープに関連したスレッドは再開される。

【0169】 <抽象物理的マシンおよび抽象物理的ブロセッサ>このオベレーティング・システムの最も低レベルの抽象体は、抽象物理的マシン(APM)と呼ばれるマイクロ・カーネルである。

【 0 1 7 0 】 A P Mはスティング・ソフトウエア・アーキテクチャにおいて3つの重要な役割を果たす。

【0171】1. 複数の仮想マシンをサポートする安全で効率的な基礎を提供する。

【0172】2.システム内の他のすべての要素を、ハードウエアに依存する特徴および特異性から分離する。 【0173】3.システムの物理的ハードウエアに対するアクセスを制御する。

【0174】APMはルート仮想マシンと呼ばれる特別 の仮想マシン内で実現される。このマシンは、仮想アド レス空間、仮想プロセッサ、ならびにスレッドを含む、 他のいずれの仮想マシンでも利用できる機能に対するア クセス手段を有している。さらに、ルート仮想マシン は、抽象物理的プロセッサ、デバイス・ドライバ、なら びに仮想メモリ・マネージャに対するアクセス手段を有 している。抽象物理的マシンは仮想マシンによって構成 されており、その結果、いくつかの重要な表現性が得ら れる。ヘビーウエイトのスレッドは一切無い。すべての スレッドはライトウエイトである。システム・コールを 実現するカーネル・スレッドあるいはスタックは無い。 すべてのシステム・コールは、システム・コールを作成 するスレッドの実行コンテクストを用いて扱われる。こ のことは、スキームが安全な言語であり(すなわち、ダ ングリング・ポインタ、アドレスとデータ間の自由強制 などは不可能である)、そしてAPMの部分はシステム 内のすべての仮想マシンにマッピングされているため、 可能となっている。ユーザのスレッドが利用できる非同 期のプログラミング構築体は、APM内のスレッドも利 用できる。APMに関連したスレッドは、仮想マシン内 の他のすべてのスレッドと同様に制御することができ る。カーネル操作の実行をブロックするスレッドは、そ のことを、それらスレッドの仮想プロセッサに通知す る。それによってVPは他のなんらかのスレッドを自由 に実行できる。これはスレッド間の通信および I/Oの 両方の場合に行われる。スティングは、例えば、スケジ ューラの起動、あるいはPsycheの仮想プロセッサ 抽象体と同じ能力を提供するように、非ブロッキング・ カーネル・コールを処理する。

【0175】仮想マシンはAPMによって生成され、そして破壊される。新しい仮想マシンの生成には以下のことが伴う。

【0176】1.新しい仮想アドレス空間を生成する。

【 0 1 7 7 】 2. このアドレス空間に A P Mカーネルをマッピングする。

【0178】3. この仮想マッピング内にルート仮想プロセッサを生成する。

【0179】4. このマッピングに抽象物理的プロセッサを割り当てる。

【0180】5. 抽象物理的プロセッサ上でランさせるために上記ルート仮想プロセッサをスケジュールする。

【0181】仮想マシンの破壊には、そのマシン上でランしているすべてのスレッドを終了させるための信号を発生し、マシン内で実行しているスレッドがオープンしたデバイスをすべてクローズし、そして最後に、このマ

シンに関連する仮想アドレス空間の割り当てを解除することが伴う。

【0182】各プロセッサ抽象体12は仮想プロセッサ・コントローラ(VPC)13と仮想プロセッサ・ポリシー・マネージャ(VPPM)15から成る。VPコントローラとVPポリシー・マネージャとの関係は、スレッド・コントローラとスレッド・ポリシー・マネージャとの関係と同種である、すなわちVPコントローラはVPポリシー・マネージャの依頼者である。VPコントローラがポリシーの決定を行うことが必要となった場合には必ず、VPコントローラはその決定を行うためにVPポリシー・マネージャをコールする。

【0183】物理的プロセッサはすべて同一のVPコントローラをランさせるが、それらは異なるVPポリシー・マネージャをランさせることができる。その結果、マルチプロセッサ・システムはシステムによる各物理的プロセッサの利用をカスタマイズすることが可能となる。また、システムは各物理的プロセッサ上で同じVPポリシー・マネージャをランさせることも可能である。

【0184】仮想マシンが抽象物理的プロセッサ上の仮想プロセッサをスケジュールしようとする場合、仮想マシンはその物理的プロセッサ上の仮想プロセッサ・コントローラをコールする。同様に、仮想マシンが、抽象物理的プロセッサから仮想プロセッサを除去しようとする場合には、仮想マシンはその物理的プロセッサ上の仮想プロセッサ・コントローラをコールする。各VPコントローラは、仮想プロセッサの状態変化を含め、その物理的プロセッサにマッピングされた仮想プロセッサを管理する。

【0185】VPポリシー・マネージャは、物理的プロセッサ上の仮想プロセッサのスケジューリングおよび移行に係わるすべてのポリシーの決定を行う。この決定には3つのタイプがある。第1に、VPポリシー・マネージャはVPからPPへのマッピングを決める。このマッピングは2つの異なるタイミングで行われる。すなわち、VPが最初にランされたときと、ブロックされていたVPが再びランされたときである。第2に、ポリシー・マネージャは、PP上のVPをランさせる順番と期間を決定する。最後に、VPポリシー・マネージャは、いつVPをあるブロセッサから他のブロセッサに移動(移行)させるべきかを決める。

【0186】これらの3つの決定によって、VPポリシー・マネージャはマシン上のワーク・ロードのバランスをとることができ、そして仮想マシンに関する物理的マシンの公正さに係わる性質を決めることができる。また、物理的ブロセッサが故障したとき、故障許容VMのVPをどこに移動させるかを決めることができる。

【 0 1 8 7 】 スレッド・ポリシー・マネージャのように VPはVPコントローラに対して良く定義されたインタ ーフェースを提供する。VPポリシー・マネージャがそ の決定を行うために用いるデータ構造はVPポリシー・マネージャに対して完全にプライベートである。これらのデータ構造は特定のVPポリシー・マネージャに対してローカルとできるか、またはVPポリシー・マネージャの種々の場合において共有できるか、またはそれらの組み合せとできる。しかし、システムの他の要素はそれらに対するアクセス手段を持たない。VPポリシー・マネージャは、スティングの異なる場合に対して異なる振舞をするようにカスタマイズすることができる。この機能により、スティングを、リアルタイム・システムや、会話型システムや、多量の計算を行うシステムなど、さまざまなオペレーテイング・システム環境に対して、カスタマイズすることが可能となる。

【0188】最後に、スレッド・ポリシー・マネージャはスレッド間の負荷平衡および公正さに係わっているが、仮想プロセッサ・ポリシー・マネージャは、仮想マシン間および仮想プロセッサ間の負荷平衡および公正さに係わっている。

【0189】APM内の各物理的ブロセッサは、仮想プ ロセッサ・コントローラ(VPC)と仮想プロセッサ・ ポリシー・マネージャ(VPPM)を含んでいる。この 点で、物理的ブロセッサは構造的に仮想プロセッサと同 一である。VPCは仮想プロセッサ上の状態変化に影響 を与える。スレッドのように、仮想プロセッサはラン、 レデイー、ブロック、あるいは終了のいずれかの状態を とり得る。ラン状態のVPは物理的プロセッサ上で現在 実行されている。レディー状態のVPはランすることが 可能であるが、現在はランしていない。ブロック状態の VPは、なんらかの外部イベント(例えば 1/0)を待 っているスレッドを実行している。VPPMは物理的プ ロセッサ上のVPのスケジューリングを行う。そのスケ ジューリング・ポリシーはTPMが用いるものと同様で ある。VPPMは良く定義されたインターフェースをV Pコントローラに対して提供する。異なるスティングの システムは異なるVPポリシー・マネージャを備えるこ とができる。

【0190】 <例外の扱い>同期した例外および割込はスティングでは一様に扱われる。すべての例外には、例外を扱うための1組の動作を実行するハンドラーが関連している。ハンドラーはスレッド内で実行するプロシージャである。プロセッサP上で生じた例外は、Pの現在のスレッドのコンテクストを用いて実行する。スティングのマイクロ・カーネル内には特別の例外スタックは無い。プロセッサP上である例外(例えば、無効命令、メモリ保護破壊など)が生じた場合、Pの現在のコンティニュエーション(すなわち、プログラム・カウンタ、ヒープ・フロンティア、スタックなど)がまず退避される。次に例外ディスパッチャーは例外のターゲットを見つけるため、スレッドがランしている場合にはそれを中断し、そしてハンドラーのコンティニュエーションおよ

び引数をターゲット・スレッドのスタック上にプッシュする。次に、ディスパッチャーは(a)現在のスレッドを、単純にそれに復帰させることによって再開させるか、(b)ターゲット・スレッドを再開させるか、あるいは(c)このプロセッサ上の他のいずれかのスレッドを再開させるためにスレッド・コントローラをコールするか、いずれかを選択する。ターゲット・スレッドが再開された場合には、そのスレッドはそのスタックの最も上のコンティニュエーションを実行する。これは例外ハンドラーのコンティニュエーションである。

【0191】スティングにおけるこの例外処理手段はいくつかの点で優れている。

【0192】1. この例外処理手段はプロシージャであるため、単にそれをコールするだけで例外を扱える。

【0193】2. 例外は、実行コンテクストを受け取るスレッドの実行コンテクストにおいて扱われる。

【 0 1 9 4 】 3. 例外は現在のスレッドのコンテクストにおいてディスパッチされる。

【0195】4. 一度ディスパッチされた例外はターゲット・スレッドの現在のコンティニュエーションとなり、そしてスレッドが再開されたとき自動的に実行される。

【0196】5. 例外はターゲット・スレッドが再開されたときのみ扱われる。

【0197】6. 例外を扱うコードはスキームによっれ 書かれ、そしてそのコードはコンティニュエーションと プロシージャを操作して所望の効果を達成する。

【0198】ファーストクラスのプロシージャとスレッド、明白なコンティニュエーション、動的な記憶領域の割り当て、ならびに均一なアドレシング・メカニズムはすべてスティングの設計の中心的な特徴であり、その結果、スティングはこの例外のモデルを与えることが可能となっている。

【0199】同期した例外のターゲット・スレッドは常に現在のスレッドである。非同期の例外、すなわち割り込みはわずかに異なる形で扱われる。割り込みはどのスレッド(現在実行中のスレッドではない)でも制御できるので、このような例外を扱うためには、ハンドラーは、例外を直接処理するか、すなわち現在ランしているスレッドを中断して例外を扱うか、あるいは新しいハンドラーを生成する必要がある。割込ハンドラーもスキームのプロシージャであるため、ハンドラーを実行するためにスレッドを確立するか、あるいは現在のスレッドを用いる場合、単に適当なスレッドの現在のコンティニュエーションを、ハンドラーをコールするように設定すればよい。スティングの例外ディスパッチャーのための疑似コードを以下に示す。

[0200]

```
1: (define (exception-dispatchertype.
args)
 2:
      (save-current-continuation)
      (let ((target handler (get-target
&handler type args)))
 4:
      (cond ((eq?target(current-thread
) )
 5:
             (apply handler args))
 6:
           (else
 7:
              (signal target handler a
rqs)
              (case ((exception-priorit
 8:
y type))
 9:
                ((continue) (return))
                ((immediate) (switch-to
 10:
-thread target))
 11;
                ((reschedule) (yield-pr
ocessor)))))))
```

ライン2では、現在のコンティニュエーションが現在のスレッドのスタックに退避される。このコンティニュエーションは、エスケープできず、そして一度だけコールされるので、上記スタックに上記コンティニュエーションを退避できる。ライン3では、ディスパッチャーが、例外の対象となるスレッドと、例外のタイプに対するハンドラーとを見つける。ライン4では、例外のターゲットが現在のスレッドであるかどうかがチェックされ、そ

うなら、例外コンティニュエーションはプッシュされない(ライン5)。ディスパッチャーはハンドラーをむしろ単純にその引数に適用する。ディスパッチャーはすでに例外ターゲット(すなわち現在のスレッド)のコンテクストで走っているので、このことが有効である。例外のターゲットが現在のスレッドでない場合には、ディスパッチャーは例外をターゲット・スレッドに送る(ライン7)。スレッドに信号を送ることはスレッドを中断

し、信号ハンドラーとその引数とを含むコンティニュエーションをスレッドのスタックにブッシュすること、そして信号ハンドラーが実行されるようにするスレッドを再開させることと等価である。ターゲット・スレッドに信号を送った後、ハンドラーはプロセッサ上で次にどのスレッドを走らせるかを決める(ライン8)。走らせるのはそれ自身の場合もあり(ライン9)、あるいはターゲット・スレッド(ライン10)か、または最も優先順位の高いスレッドの場合もある(ライン11)。

【0201】スティングの例外ハンドリング機能と他の オペレーティング・システムにおけるものとは、もう1 つ重要な点で異なっている。例外を扱うスレッドは、シ ステム内のユーザ・レベルのスレッドと違わないので (例えば、それらは自身のスタックとヒープを持ってい る)、また、例外ハンドラーは通常のファーストクラス のプロシージャであるため、ハンドラーは記憶領域を自 由に割り当てることができる。ハンドラーによって生成 されたデータは、他のデータが復元されるのと同じ方法 で、ガーベッジ・コレクタによってリクレームされよ う。例外ハンドリングのメカニズムと、より高レベルの スティングの抽象体との間の均一性のため、デバイス・ ドライバを実現したとき、高い表現性および高い効率が 得られる。このことは、上記均一性が無い場合には、並 列言語あるいは並列オペレーティング・システムにおい て実現しない。

【0202】ファーストクラスのプロシージャとスレッド、明白なコンティニュエーション、動的な記憶領域の割り当て、ならびに均一なアドレシング・メカニズムがすべてスティングの設計の特徴であるため、スティングはこの例外のモデルを与えることができる。

【0203】<並行パラダイム>以上、ソフトウエア・アーキテクチャについて詳しく説明したが、以下においてはいくつかの広範は並行パラダイムについて説明し、本発明のソフトウエア・アーキテクチャによってそれを実現する。

【0204】結果としての並行プログラムでは、並行して実行する各ブロセスは、複合データ構造(例えば、アレーあるいはリスト)の値に影響を与える。または各プロセスは複合ブロセスのグラフのメンバーである。プロセスの通信はこの結果の構造体またはグラフによる。そのこのローでは、はは、プログラムがまだ評価中である結果の要素にアクセスを試みる表現は、プログラムが完了するまでブロックする。 フューチャーは、結果としての並行アルゴリズムを実施するのに非常に適したオペレーションの良い例である。MultiLispあるいはMul-Tの表現によって生成されたオブジェクト(フューチャーE)は、計算Eのためのスレッドを生成する。そしてリターンされたオブジェクトはフューチャーとして知られている。結果としてνを生じてEが終了したとき、フューチャーが確定したと言う。フューチ

ャーにタッチする表現は、Eがまだ計算されている場合にはブロックし、他方、フューチャーが確立した場合には v を与える。

【0205】図11に示す素朴なソーティング・プログラムでは、フューチャーの各例は新しいスレッドの生成を伴う。この振舞は望ましいものではない。それは、プロセス・ツリーのレベルiで計算を行うフューチャーはレベルi+1などにおいてその子に対して明らかなデータ依存性を有しているといった理由による。このプログラムにおいてデータ依存性があった場合、プロセッサおよび記憶装置の利用度が低下する結果となる。これは、生成されたライトウエイトのプロセスの多くが、まだ未評価のフューチャーのものとして他の値をリクエストするときブロックする必要があるか、または、例えば、小さい素数を計算するプロセスの場合、それらを生成するために必要なコストに比べ、少量の計算を行うためである。

【0206】スレッドの動的な状態は大きいオブジェクト(例えば、スタックおよびヒープ)から成るので、プロセスのブロッキングが頻繁に生じる場合、あるいはプロセスにグラニュラリティが小さすぎる場合、キャッシュおよびページのローカリティについては妥協する。

【0207】タッチおよびフューチャーの意味規則は、他のフューチャーGにタッチするフューチャーFは、Gがまだ確定していない場合、Gでブロックしなければならないということを命令する。 T_F および T_G をそれぞれ下および T_G をそれぞれ下および T_G をそれぞれいかない。Gでのタッチ・オペレーションのランタイム・ダイナミックスは、 T_B が(a)遅延またはスケジュールされたとき、(b)評価しているとき、(c)または確定したときのいずれかの場合、 T_G に対するアクセスを伴う場合がある。最後のケースでは、これらのスレッド間で同期化は不要である。ケース(b)の場合、 T_F は T_G が完了するまでブロックする必要がある。ケース(a)の場合、スティングでは重要な最適化を行う。これについては以下に説明する。

【0208】 TFは、TG内に閉じ込められた閉包(Eと呼ぶ)を、コンテクスト・スイッチをブロックし、強制するより、むしろそれ自身のスタックトヒーブとを用いて評価することができる。実際、スティングでは、Eを通常のプロシージャとして扱い、Gのタッチを単純なプロシージャ・コールとして扱う。この場合、 T_F が工 を吸収すると言う。 T_F は、その他の場合には必然のにブロックするという点でこの最適化は正しい。 T_F の動的なコンテクストを用いてEを適用することによって、 T_F が動作するV Pは、コンテクスト・スイッチを実行するというオーバーヘッドを負わない。また、 T_F のTCBが代りに用いられるので、 T_G に対してTCBを割り当てる必要がない。

【0209】この最適化は、コールしているスレッドが

必ずしもブロックする必要がない場合に用いられたとき、目立って異なった結果を導くのみとなる場合がある。例えば、 T_G が T_F によるスペキュラティブ・コールの要素であったとする。さらに、 T_G は分岐するが、他のスペキュラティブ・スレッド(T_H と呼ぶ)は分岐しないとする。吸収が無い場合には、 T_G および T_H は共に別々のスレッド・コンテクストを生む。しかし、吸収がある場合には、 T_F は T_G を吸収することができ、そして、 T_G がループするので T_F もループしよう。スレッドが吸収できるか、またはできない場合、ユーザはスレッドの状態をパラメータ化して、 T_G に通知することができる。スティングはこのためのインターフェース・プロシージャを提供する。

【0210】吸収のため、スティングはコンテクスト・スイッチィングのオーバーヘッドを低減させ、そしてプログラムにおいてプロセスが互いに強いデータ依存性を示すとき、そのプログラムに対するプロセスのグラニュラリティを増大させる。もちろん、オペレーションを最も効果的なものにするため、スケジュールされたスレッドが吸収された状態になり得るよう、スレッドのグラニュラリティは十分に大きいものでなければならない。プロセスのグラニュラリティが小さすぎる場合には、吸収しているスレッドがそれらの値を要求できる前に、プロセッサは吸収され得る可能性のあるスレッドの評価を開始しよう。

【0211】負荷にもとづくインライニングおよびレイ ジーなタスク生成は、他の並列Lispシステムに応用 された2つの他の同種の最適化である。負荷にもとづく インライニングでは、現在のシステムの負荷がある特定 のスレッシュホールドを越えた場合、スレッドはインラ イン(すなわち、吸収)される。この最適化では、プロ グラマの介入は不要であるだけでなく、ある種の条件の もとでは、本来終了するはずのプログラムがデッドロッ クあるいは長時間の停止状態になる場合がある。これは インライニングの決定が撤回できないからである。従っ てこの最適化では、タスクが、そのデータ依存性のため にある順序で評価される必要があるとき、それとは異な る特定の評価の順序をタスクに課す。スレッドの吸収 は、吸収されない場合にはスレッドがブロックするとき のみ、そしてデータの依存性が保証されているときのみ 生じるので、この問題の影響を受けない。

【0212】レイジーなタスクの生成は、負荷にもとづくインライニングに係わる多くの問題を解決する。レイジーなタスクの生成では、常にすべてのスレッドの評価がインラインされるが、しかしプロセッサがアイドル状態となったとき、このインライニング・オペレーションを撤回可能とする。スレッドは実際に必要とされない限り決して生成されない。この設計ではプログラマの介入を必要とせず、本来デッドロックしないブログラムのデッドロックを招かず、そして、実際に発生されるタスク

の数が低減される。

【0213】スレッドの吸収はレイジーなタスクと主に2つの点で異なっている。(1)スレッドの吸収は、アプリケーションによって決まるスケジューリング・プロトコルが存在しても働く。レイジーなタスク生成はグローバルLIFOスケジュールと、インラインされたスレッドを保持するための単一の待ち行列の存在とを仮定する。(2)レイジーなタスク生成は、1つのプロセッサに対して1つのグローバル・ヒープを用いる。レイジーなタスクの生成では、タスクがスティールされたとき、スレッド吸収の場合よりローカリティは低下する。第2に、レイジーなタスク生成の場合のガーベッジ・コレクションでは、システム内のすべてのスレッドを停止させる必要がある(コレクタそれ自身が並列であっても)。スレッドの吸収の場合にはこの制約はない。

【0214】他の例はマスタ・スレーブのパラダイムであり、これは並列プログラムを構成するためのポピュラーな技術である。この技術では、発生されたプロセスのコレクションは先験的に行われる。マスタ・プロセスはいくつかのワーカー・ブロセスを発生し、それらの結果を結合する。ブロセスの通信は典型的には共有並行データ構造あるいは共有並行変数を通じて行われる。マスタ・スレーブ・ブログラムがしばしば、ストック・マルチプロセッサ・ブラットフォーム上の結果の並列ブログラムより効率的である。それは、ワーカーが、それらの結果を発行する場合を除いて、ほとんど互いに通信する必要がないからである。そしてプロセスのグラニュラリティを調整でき、より高い性能が得られる。

【0215】スキームにおけるファーストクラスのタプル空間を最適化して実現するためにスティングを用いた。タブル空間は、同期化コンテント・アクセサブル・メモリの抽象体として機能するオブジェクトである。タプル空間は、マスタ/スレーブにもとづく多数のアルゴリズムを具体化するための自然の選択である。

【0216】タプルはオブジェクトであり、タプル・オペレーションはバインディング表現であって、ステートメントではないので、ファーストクラスの指示可能なタプル空間の存在により、モジュール性および表現性がさらに向上する。望ましい実施例では、タプル空間は、同期化したベクトル、待ち行列、ストリーム、セット、共有変数、信号、あるいはバッグとして特殊化できる。タプル空間上で許可されたオペレーションは、それらの表示において不変である。さらに、アプリケーションは必要ならタプル空間の間の継承階級を指定できる。

【0217】プロセスは新しいタプルをタプル空間に読み込んだり、除去したり、預けることができる。読み込みオペレーションあるいは除去オペレーションにおけるタプル・引数は"テンプレート"と呼ばれ、"?"を前に付けた変数を含むことができる。このような変数は

"フォーマル"と呼ばれ、マッチ・オペレーションの結

果としてバインディング値を獲得する。これらのフォーマルによって獲得されたバインデイング値は、下位の表現の評価において用いられる。従って、次のように書くことができる。

[0218] (get TS [?x] (put TS [(+x1]))

これによって1つのタブルがTSから除去され、1だけインクリメントされ、そしてTSに再び預けられる。

【0219】この実施例ではまた、スレッド吸収も利用して、タプル空間上で同期するグラニュラリティの細かい並列プログラムの構築を可能とする。スレッドはタプル内で真正な要素として用いられる。次の表現を実行するプロセスPを考える。

【0220】(rd TS [x1 x2] E) ここで、x1 $extit{2}$ $extit{2}$ $extit{3}$ $extit{2}$ $extit{3}$ $extit{2}$ $extit{3}$ $extit{3}$ $extit{2}$ $extit{3}$ $extit{3}$

【0221】しかし、Pが実行されるとき TE_1 がまだスケジュールされている場合には、Pはそれを自由に吸収でき、その結果がx1に一致するときは確定する。一致するものが存在しない場合には、Pは、スケジュールされた状態にあるかもしれない TE_2 を残して、他のタプルのサーチへと進む。その後、他のプロセスがこの同じタプルを調べることは可能であり、正当な理由があるなら TE_2 を吸収する。同様に、 TE_1 の結果がx1と一致するなら、Pは次に TE_2 を自由に吸収できる。 TE_1 または TE_2 のいずれかがすでに評価を行っている場合には、Pは、x1つ(または両方)のスレッドでブロックするか、またはx1つ(または両方)のスレッドでブロックするか、またはx2の点でるの実施例に対して制約を課さない。

【0222】スティングの、ファーストクラスのスレッドとスレッド吸収との組み合せは、共有データ構造を用いて、疑似要求によって駆動されるグラニュラリティの細かい(結果)並列プログラムを書くことを可能とする。この意味で、スレッド・システムは、構造にもとづく同期化(例えば、タプル空間)とデータフロー・スタイルの同期化(例えば、フューチャー/タッチ)との間の意味のある区別の最小化を試みる。

【0223】スペキュラティブ並列は重要なプログラミング技術であるが、それを実現した際に生じるランタイムのオーバーヘッドのために、しばしば効果的に用いることができない。スペキュラティブ・プログラミング・

モデルをサポートするシステムに最も頻繁に係わる2つの特徴は、他のものより一層有望なタスクを奨励する能力と、不要な計算を中止および再利用(そして、恐らく取消し)する手段を有することである。

【0224】スティングは次のことによって、ブログラマがスペキュラティブ・アプリケーションを書くことを可能とする。

【0225】1. ユーザがスレッドの優先順位を明示的にプログラムすることを可能とする。

【0226】2.他のスレッドが完了したとき、あるスレッドがウエイトできるようにする。

【0227】3. スレッドが他のスレッドを終了させることを可能とする。

【0228】優先順位をプログラムできるので、有望なタスクはそうでないものより先に実行することができる。タスクの組の中で最初に終了するタスクαは、その終了の際、ブロックされているスレッドをどれでも目覚めさせることができる。この機能によって、スティングはOR並列の有用な形態をサポートできる。タスクαは、そのタスクの組の中の他のタスクはすべて、それらの結果が不要であると確定されたなら、終了させることができる。しかし、スティングを用いた理論的計算は、不要なタスクによってもたらされたノンローカルな副作用を取消すことはできないであろう。このシステムは基本的な逆戻りのメカニズムは提供しない。

【0229】 waitーforーoneコンストラクトを実現することを考える。このオペレータは、並行してこの引数のリストを評価し、その最初の引数によって生成された値を復帰させ、終了する。従って、表現(wait-for-one a1a2... a1...

 a_n)において a_1 からvが生じた場合、この表現はvを復帰させ、そして、プログラマが必要とするなら、残っているすべての a_i , $j \neq 1$ の評価を終了する。

【0230】 AND並列を実現したwaitーforーallコンストラクトの仕様の同様である。これも並行してその引数を評価する。ただしすべての引数を終ったときのみ真を復帰させる。従って表現(waitーforーall ala2...al...an)は、この表現を実行するスレッドはすべてのalが終るまでブロックされているので、障壁同期化ポイントとして機能する。このオペレーションの実現は、スペキュラティブwaitーforーoneオペレーションの実現と非常に似ている。

【0231】TCはこれらのオペレーションを、共通プロシージャであるblockーonsetを用いて実現する。スレッドおよびTCBは、この機能をサポートするように定義されている。例えば、TCB構造体に関連しているのは、TCBの関連するスレッドが再開できる前に終了しなけらばならない、グループ内のスレッドの数に関する情報である。

【0232】 b l o c k - o n - s e t t t、スレッドのリストとカウントを取る。これらのスレッドは、上述したwait-for-oneオペレーションおよびwait-for-allオペレーションの引数に対応している。カウントの引数は、現在のスレッド(すなわち、b l o c k - o n - s e t e実行しているスレッド)が再開を認められる前に終了しなければならないスレッドの数を表している。この数が1の場合、結果はwait-for-oneを実現したものであり、上記数がn o場合、結果はwait-for-allo実現である。

【0233】組の中のスレッド T_g と、Tを待つべき現在のスレッド(T_W)との関係は、下記のものに対する参照を含むデータ構造(スレッド・バリア(TB)と呼ばれる)内で維持される。

[0234] 1. T_W OTCB

【0235】次のコール

(block-on-set m $T_1 T_2 \dots T_n$)

は現在のスレッド(Tと言う)に、m個の T_1 ($m \le n$)が終了したときアンプロックさせる。これら T_1 のそれぞれは、それらのウエイターのチェーン内にTに対する参照を有している。

【0236】アプリケーションはbkockーonーsetを、アプリケーションが終了したときalによって起動されるプロシージャwakeupーwaitersは、そのスレッド引数内のウエイター・スロットから、連鎖状のウエイターのリストを調べる。ウエイト数がゼロになるウエイターは、いずれかのVPのレディー待ち行列に挿入される。TCは、スレッドTが終了したときはいつもとまないとき、または異常に存在するときはいつも)。Tの終了を待っているスレッドは、すべてこのようにしてリスケジュールされる。

【0237】 これは2つのプロシージャが与えられると、waitーforーoneは次のように簡単に定義することができる。

[0238]

(define (wait-for-one . block-group)
 (block-on-group 1 block-group)
 (map thread-terminate block-group)

Tがwaitーforーoneを実行する場合、それはblockーgroup引数内のすべてのスレッド上でブロックする。Tが再開されるとき、Tは、利用できるいずれかの仮想プロセッサのTPM内のレディー待ち行列に配置される。Tの再開のとき実行されるマップ・プロシージャは、そのグループ内のすべてのスレッドを終了させる。

【0239】スティングのプロシージャwait-fo rーallは、このオペレーションを省略できる。それ は、そのブロック・グループ内のすべてのスレッドは、 このオペレーションを実行するスレッドが再開される前 に、終了することが保証されているからである。

【0240】スティングは、8プロセッサのSilic on Graphics Power Series (MIPS R3000)と、16プロセッサのSilicon Graphics Challenge (MIPS R4400)の両方において実現した。両マシンは、共有(キャッシュ・コヒーレント)マルチプロセッサである。この抽象物理的マシン構成では、物理的プロセッサはライトウエイトのUnixスレッドにマッピングされる。マシン内の各プロセッサは、このようなスレッドの1つをランさせる。

【0241】以上、コンピュータ・ソフトウエア・アーキテクチャの望ましい実施例について記述し、説明したが、当業者にとって明らかなように、本発明の広範な原

理および趣旨から逸脱することなく、種々の変形や変更 を加えることは可能である。

[0242]

【発明の効果】以上説明したように本発明によれば、高度並列マルチプロセッサ/マルチコンピュータ・システムを制御するための、現代のプログラミング言語に対する非常に効率の良いサブストレートとして役立つコンピュータのオペレーティング・システム・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0243】更に本発明によれば、カスタマイズ可能な 仮想マシンにもとづく非同期の計算のためのソフトウエ ア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0244】また本発明によれば、仮想プロセッサ上でファーストクラスのオブジェクトとしてライトウエイト・スレッドをサポートするソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0245】更に本発明によれば、カスタマイズ可能なポリシー・マネージャを、特にユーザ・レベルに含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0246】また、本発明によれば、カスタマイズ可能な仮想トポロジーを含むソフトウエア・アーキテクチャ

を用いた高度並列コンピュータ・システムの制御方式が 得られる。

【0247】更に本発明によれば、スレッド吸収、遅延 TCB割り当て、ならびに記憶装置共有の場所としての スレッド・グルーブを含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式 が得られる。

【0248】また本発明によれば、多様な形態のポートを含むソフトウエア・アーキテクチャを用いた高度並列コンピュータ・システムの制御方式が得られる。

【0249】更に本発明によれば、上述のようなソフトウエア・アーキテクチャを用いて制御されるコンピュータ・システムが得られる。

【図面の簡単な説明】

【図1】本発明の一実施例によるソフトウエア・アーキ テクチャを用いた制御方式を示すブロック図である。

【図2】図1の抽象物理的マシンおよび仮想マシンを示す図である。

【図3】本発明のオペレーティング・システムの抽象アーキテクチャを示す概略ブロック図である。

【図4】本発明で用いるスレッドの状態およびTCBの 状態の遷移を示す図である。

【図5】本発明で用いる記憶装置の構成を表す概略図である。

【図6】本発明で用いるスレッドのプログラミングを説明するためのプログラムを示す図である。

【図7】本発明で用いる物理的プロセッサの2Dメッシュ上で多重化された仮想プロセッサの3Dメッシュを生成するプログラムを説明するための図である。

【図8】本発明で用いるコンテクスト・スイッチを始動 するプログラムを示す図である。

【図9】本発明で用いるコンテクスト・スイッチを終了 するプログラムを示す図である。

【図10】本発明で用いる新しいスイッチを開始するプログラムを示す図である。

【図11】本発明で用いるグラニュラリティの細かい適

応並列ソート・アルゴリズムのための最上位のプロシージャのプログラムを示す図である。

【図12】本発明で用いるblock-on-setを 定義するプログラムを示す図である。


【符号の説明】

- 10 抽象物理的マシン
- 11 物理的トポロジー
- 12 抽象物理的プロセッサ
- 13 仮想プロセッサ・コントローラ
- 14 仮想マシン
- 15 仮想プロセッサ・ポリシー・マネージャ
- 16 仮想プロセッサ
- 17 スレッド・コントローラ
- 18 スレッド
- 19 スレッド・ポリシー・マネージャ
- 20,20' 仮想トポロジー
- 24 仮想マシン/アドレス空間
- 26 グローバル記憶プール
- 28 グローバル共有オブジェクト
- 30 ルート環境
- 31 スタック
- 32 TCB
- 33 ローカル・ヒープ
- 35 グローバル・ヒープ
- 36 遅延
- 38 スケジュール
- 40 評価
- 42 吸収
- 44 確定
- 46 初期化
- 48 レディー
- 50 ラン
- 52 ブロック
- 5 4 保留
- 56 終了


【図6】


【図7】

【図1】




【図2】






[図4]



[図9]


【図3】



【図5】

記憶装置の構成

スレッド動的コンテクスト



評価中のスレッドオブジェクト

【図10】

[図8]

[図11]

【図12】